存储模块控制方法及装置与流程

[0001]
本发明涉及存储器技术领域，尤其涉及一种存储模块控制方法及装置。


背景技术：

[0002]
目前在芯片设计和制造领域，单位面积内晶体管数量剧增，主频越来越高，对于功耗的需求也在增加，因此降低功耗是芯片设计中不可或缺的一部分。不同芯片设计和制造厂商提供了不同的技术方案来降低芯片功耗，诸如不同模式的低功耗状态、存储单元制造工艺提升、调整工作频率等方案。当然也有在设计中提出通过降低静态随机存取存储器(sram)频率的方式降低功耗的方案。
[0003]
前述的sram降功耗设计中，主流思路是改变sram存储结构。其主要的技术方向有两种，一种是降低读写过程中彼此存储单元间的相互关联度，减少行列操作时的单元影响度，实现降低功耗的目的；另一种是通过改变存储结构设计，降低漏电流和预充电时间达到降低功耗的目的。
[0004]
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
[0005]
现有的sram降功耗设计中，需要改变sram存储结构，因此，会增加设计的难度和复杂度。


技术实现要素：

[0006]
本发明提供的存储模块控制方法及装置方法、装置及用户设备，能够在现有的存储结构基础上，降低存储模块的功耗。
[0007]
第一方面，本发明提供一种存储模块控制方法，包括：
[0008]
依据读写请求状态，确定时钟的使能信号状态；
[0009]
依据所述时钟的使能信号状态，确定时钟的工作状态；
[0010]
依据所述时钟的工作状态，将读写信号发送至存储模块；
[0011]
依据所述读写信号，将所述存储模块中与所述读写信号对应的数据发送至调用接口。
[0012]
可选地，依据读写请求状态，确定时钟的使能信号状态包括：
[0013]
接收读写请求信号并确定所述读写请求信号的状态；
[0014]
依据所述读写请求信号的状态，确定时钟的使能信号状态。
[0015]
可选地，依据所述读写请求信号的状态，确定时钟的使能信号状态包括：
[0016]
当所述读写请求信号为需要读写的状态时，确定时钟的使能信号状态为使能状态；
[0017]
当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态为非使能状态。
[0018]
可选地，当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态包括：
[0019]
当所述读写请求信号为不需要读写的状态时，确定读写延迟时间；
[0020]
当所述读写延迟时间结束时，确定时钟的使能信号状态为非使能状态。
[0021]
可选地，依据读写请求状态，确定时钟的使能信号状态包括：
[0022]
依据所述读写请求状态，确定缓存数据是否满足读写要求；
[0023]
当所述缓存数据不满足读写要求时，确定时钟的使能信号状态为使能状态。
[0024]
可选地，依据所述时钟的使能信号状态，确定时钟的工作状态包括：
[0025]
当所述时钟的使能信号状态为使能状态时，确定所述时钟的工作状态为打开状态；
[0026]
当所述时钟的使能信号状态为非使能状态时，确定所述时钟的工作状态为关闭状态。
[0027]
可选地，依据所述时钟的工作状态，将读写信号发送至存储模块包括：
[0028]
当所述时钟的工作状态为打开状态时，依据所述时钟信号的上升沿或下降沿触发所述读写信号发送至存储模块以及依据所述读写信号对所述存储模块的读写操作；
[0029]
当所述时钟的工作状态为关闭状态时，关闭所述存储模块的读写功能，以使所述读写模块的功耗降低。
[0030]
第二方面，本发明提供一种存储模块控制装置，包括：
[0031]
读写请求接收模块，用于依据读写请求状态，确定时钟的使能信号状态；
[0032]
时钟输出控制模块，用于依据所述时钟的使能信号状态，确定时钟的工作状态；
[0033]
读写控制模块，用于依据所述时钟的工作状态，将读写信号发送至存储模块；
[0034]
数据交互模块，用于依据所述读写信号，将所述存储模块中与所述读写信号对应的数据发送至调用接口。
[0035]
可选地，所述读写请求接收模块包括：
[0036]
读写请求接收子模块，用于接收读写请求信号并确定所述读写请求信号的状态；
[0037]
使能信号产生子模块，依据所述读写请求信号的状态，确定时钟的使能信号状态。
[0038]
可选地，所述使能信号产生单元包括：
[0039]
使能状态单元，用于当所述读写请求信号为需要读写的状态时，确定时钟的使能信号状态为使能状态；
[0040]
非使能状态单元，当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态为非使能状态。
[0041]
可选地，所述非使能状态单元包括：
[0042]
延迟计数子单元，当所述读写请求信号为不需要读写的状态时，确定读写延迟时间；
[0043]
非使能确定子单元，当所述读写延迟时间结束时，确定时钟的使能信号状态为非使能状态。
[0044]
可选地，还包括：
[0045]
缓存模块，用于存储读取频率高于预定阈值的数据；
[0046]
所述读写请求接收模块还包括：
[0047]
缓存查询子模块，用于依据所述读写请求状态，确定缓存数据是否满足读写要求；
[0048]
使能信号确定子模块，用于当所述缓存数据不满足读写要求时，确定时钟的使能
信号状态为使能状态。
[0049]
可选地，所述时钟输出控制模块用于：
[0050]
当所述时钟的使能信号状态为使能状态时，确定所述时钟的工作状态为打开状态；
[0051]
当所述时钟的使能信号状态为非使能状态时，确定所述时钟的工作状态为关闭状态。
[0052]
可选地，所述时钟输出模块还用于：
[0053]
当所述时钟的工作状态为打开状态时，依据所述时钟信号的上升沿或下降沿触发所述读写信号发送至存储模块以及依据所述读写信号对所述存储模块的读写操作；
[0054]
当所述时钟的工作状态为关闭状态时，关闭所述存储模块的读写功能，以使所述读写模块的功耗降低。
[0055]
本发明依据读写请求对时钟的开关进行控制，能够实时动态的调整时钟的开关状态，能够有效的降低存储模块的功耗，尤其是在多个存储模块集成的状态下，各个存储模块分别采用本发明提供的技术方案进行时钟的开关控制时，其降低功耗的效果更佳明显。本发明的技术方案中，在存储模块正常工作状态下，在功耗降低和性能平衡之间找到比较合适的契合点，而且技术实现难度较低，效果比较明显。
附图说明
[0056]
图1为本发明一实施例存储模块控制方法的流程图；
[0057]
图2为本发明一实施例存储模块控制方法的使能信号状态确定流程图；
[0058]
图3为本发明另一实施例存储模块控制方法的具体操作流程图；
[0059]
图4为本发明一实施例存储模块控制装置的结构示意图；
[0060]
图5为本发明另一实施例存储模块控制装置的结构示意图；
[0061]
图6为本发明另一实施例存储模块控制装置的结构示意图。
具体实施方式
[0062]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0063]
本发明实施例提供一种存储模块控制方法，如图1所示，包括：
[0064]
步骤100，依据读写请求状态，确定时钟的使能信号状态；
[0065]
在一些实施例中，读写请求状态表征当前是否具有读写请求，主要包括需要进行读写和不需要进行读写两种状态，使能信号是驱动时钟开关的信号，主要包括使能状态和非使能状态，读写请求状态与使能信号状态是对应的。例如，当读写请求状态为需要进行读写的状态时，将使能信号的状态确定为使能状态，当读写请求状态为不需要进行读写的状态时，将使能信号的状态确定为非使能状态。
[0066]
步骤200，依据所述时钟的使能信号状态，确定时钟的工作状态；
[0067]
在一些实施例中，时钟的工作状态是指当前时钟是否打开，即是否发出时钟信号；
通常情况下，时钟的工作状态包括两种，一种为打开状态，即发出时钟信号的状态，另一种为关闭状态，即不发出时钟信号的状态。使能信号是驱动时钟打开和关闭的信号。例如，当使能信号为使能状态时，驱动时钟打开，发出时钟信号，当使能信号为非使能状态时，驱动时钟关闭，不发出时钟信号。
[0068]
步骤300，依据所述时钟的工作状态，将读写信号发送至存储模块；
[0069]
在一些实施例中，存储模块的读写动作需要时钟信号的上升沿或下降沿进行驱动，因此，在时钟打开状态下，发出时钟信号，此时，接收时钟信号的模块接收到的信号表现为具有上升沿和下降沿，在时钟关闭状态下，不发出时钟信号，此时，接收时钟信号的模块收到的信号表现为不具有上升沿和下降沿。当时钟开启之后，依据时钟信号的上升沿和下降沿触发读写信号的发送，将读写信号输出至存储模块。
[0070]
步骤400，依据所述读写信号，将所述存储模块中与所述读写信号对应的数据发送至调用接口。
[0071]
在一些实施例中，读信号中通常包括了需要读取的数据地址，依据读信号中的数据地址，将对应地址的数据发送至对应的调用接口。在写信号中，通常包括了需要写入的数据和需要写入的地址，依据写信号中需要写入的地址，将需要写入的数据写入到对应的地址中。
[0072]
本实施例依据读写请求对时钟的开关进行控制，能够实时动态的调整时钟的开关状态，能够有效的降低存储模块的功耗，尤其是在多个存储模块集成的状态下，各个存储模块分别采用本实施例提供的技术方案进行时钟的开关控制时，其降低功耗的效果更佳明显。本实施例的技术方案中，在存储模块正常工作状态下，在功耗降低和性能平衡之间找到比较合适的契合点，而且技术实现难度较低，效果比较明显。
[0073]
在图1中表示的实施例的基础上，如图2所示，步骤100可以包括：
[0074]
步骤110，接收读写请求信号并确定所述读写请求信号的状态；
[0075]
在一些实施例中，接收读写请求信号时指保持能够接收读写请求信号的状态。但是，应当理解，读写请求信号并不是持续发送的。在无读写请求信号时，判定读写请求信号的状态为不需要进行读写，在有读写请求信号时，判定读写请求信号的状态为需要进行读写。
[0076]
步骤120，依据所述读写请求信号的状态，确定时钟的使能信号状态。
[0077]
在一些实施例中，依据步骤110中的方式判定当前是否需要进行读写，当需要进行读写时，读写过程中需要采用时钟信号的上升沿和下降沿进行触发，因此将当前的时钟使能信号状态变更为使能状态，当不需要进行读写时，不需要时钟信号触发任何操作，因此，如果此时仍保持时钟信号的发送，会产生无效的功耗，因此，将使能信号的状态变更为非使能状态，非使能状态的使能信号会驱动时钟关闭，停止时钟信号的发送，以减少功耗的消耗。
[0078]
在图2所示的实施例基础上，步骤110包括：
[0079]
当所述读写请求信号为需要读写的状态时，确定时钟的使能信号状态为使能状态；
[0080]
当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态为非使能状态。
[0081]
在一些实施例中，使能信号状态可以以高电平和低电平的形式分别进行表示，例如，以低电平表示使能信号的非使能状态，以高电平表示使能信号的使能状态。通过高低电平的切换，即可产生驱动时钟打开和关闭的使能信号。
[0082]
在前一实施例的基础上，当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态包括：
[0083]
当所述读写请求信号为不需要读写的状态时，确定读写延迟时间；
[0084]
当所述读写延迟时间结束时，确定时钟的使能信号状态为非使能状态。
[0085]
在一些实施例中，读写请求发送之后，时钟的使能信号不能立即切换为非使能状态，因为读写逻辑尚未完成。因此在读写请求状态切换为不需要读写时，开始延迟计数，待延迟计数结束后，将时钟的使能信号切换为非使能状态。如果在计数结束之前，读写请求状态为需要读写的状态，则复位计数。本实施例中的具体执行流程如图3所示。
[0086]
在前述实施例的基础上，依据读写请求状态，确定时钟的使能信号状态包括：
[0087]
依据所述读写请求状态，确定缓存数据是否满足读写要求；
[0088]
当所述缓存数据不满足读写要求时，确定时钟的使能信号状态为使能状态。
[0089]
在一些实施例中，由于部分功能在执行时访问的数据通常会比较集中，因此，为了节省功耗，可以将频繁被访问的数据存储在缓存上，在读写请求状态为需要读写时，首先判断缓存上的数据是否能够满足读写要求，如果缓存上的数据满足读写要求，此时不需要对存储模块进行访问，因此，使能信号状态仍然保持为非使能状态。当缓存上的数据不满足读写要求时，此时需要对存储模块进行访问，因此，使能信号状态变更为使能状态，以便于对存储模块中的数据进行读取。
[0090]
作为一种可选的实施方式，依据所述时钟的使能信号状态，确定时钟的工作状态包括：
[0091]
当所述时钟的使能信号状态为使能状态时，确定所述时钟的工作状态为打开状态；
[0092]
当所述时钟的使能信号状态为非使能状态时，确定所述时钟的工作状态为关闭状态。
[0093]
在一些实施例中，使能信号作为驱动时钟工作状态的信号，依据前述的实施例可知，使能信号是依据读写状态来确定的，因此，读写状态通过控制使能信号状态，间接控制时钟的工作状态，使能信号使得通过读写状态对时钟状态进行控制成为可能。
[0094]
作为一种可选的实施方式，依据所述时钟的工作状态，将读写信号发送至存储模块包括：
[0095]
当所述时钟的工作状态为打开状态时，依据所述时钟信号的上升沿或下降沿触发所述读写信号发送至存储模块以及依据所述读写信号对所述存储模块的读写操作；
[0096]
当所述时钟的工作状态为关闭状态时，关闭所述存储模块的读写功能，以使所述读写模块的功耗降低。
[0097]
在一些实施例中，时钟的工作状态对于存储模块的工作状态进行控制，如前一实施例所述，读写状态依次通过使能信号和时钟信号间接控制存储模块的工作状态，从而，使得存储模块的工作状态能够随读写状态进行变化，当有读写需求时，存储模块工作，以确保满足读写需求，当无读写需求时，存储模块关闭，从而节省功耗。
[0098]
本发明实施例还提供一种存储模块控制装置，如图4-5所示，图4为本实施例的装置应用于sram存储模块的示意图，图5为本实施例的装置应用于寄存器组存储模块的示意图，包括：
[0099]
读写请求接收模块，用于依据读写请求状态，确定时钟的使能信号状态；
[0100]
在一些实施例中，读写请求状态表征当前是否具有读写请求，主要包括需要进行读写和不需要进行读写两种状态，使能信号是驱动时钟开关的信号，主要包括使能状态和非使能状态，读写请求状态与使能信号状态是对应的。例如，当读写请求状态为需要进行读写的状态时，将使能信号的状态确定为使能状态，当读写请求状态为不需要进行读写的状态时，将使能信号的状态确定为非使能状态。
[0101]
时钟输出控制模块，用于依据所述时钟的使能信号状态，确定时钟的工作状态；
[0102]
在一些实施例中，时钟的工作状态是指当前时钟是否打开，即是否发出时钟信号；通常情况下，时钟的工作状态包括两种，一种为打开状态，即发出时钟信号的状态，另一种为关闭状态，即不发出时钟信号的状态。使能信号是驱动时钟打开和关闭的信号。例如，当使能信号为使能状态时，驱动时钟打开，发出时钟信号，当使能信号为非使能状态时，驱动时钟关闭，不发出时钟信号。
[0103]
读写控制模块，用于依据所述时钟的工作状态，将读写信号发送至存储模块；
[0104]
在一些实施例中，存储模块的读写动作需要时钟信号的上升沿或下降沿进行驱动，因此，在时钟打开状态下，发出时钟信号，此时，接收时钟信号的模块接收到的信号表现为具有上升沿和下降沿，在时钟关闭状态下，不发出时钟信号，此时，接收时钟信号的模块收到的信号表现为不具有上升沿和下降沿。当时钟开启之后，依据时钟信号的上升沿和下降沿触发读写信号的发送，将读写信号输出至存储模块。此外，该模块还负责在时钟打开之前维持当前读写请求状态。
[0105]
数据交互模块，用于依据所述读写信号，将所述存储模块中与所述读写信号对应的数据发送至调用接口。
[0106]
在一些实施例中，读信号中通常包括了需要读取的数据地址，依据读信号中的数据地址，将对应地址的数据发送至对应的调用接口。在写信号中，通常包括了需要写入的数据和需要写入的地址，依据写信号中需要写入的地址，将需要写入的数据写入到对应的地址中。
[0107]
本实施例依据读写请求对时钟的开关进行控制，能够实时动态的调整时钟的开关状态，能够有效的降低存储模块的功耗，尤其是在多个存储模块集成的状态下，各个存储模块分别采用本实施例提供的技术方案进行时钟的开关控制时，其降低功耗的效果更佳明显。本实施例的技术方案中，在存储模块正常工作状态下，在功耗降低和性能平衡之间找到比较合适的契合点，而且技术实现难度较低，效果比较明显。
[0108]
作为一种可选的实施例，所述读写请求接收模块包括：
[0109]
读写请求接收子模块，用于接收读写请求信号并确定所述读写请求信号的状态；
[0110]
在一些实施例中，接收读写请求信号时指保持能够接收读写请求信号的状态。但是，应当理解，读写请求信号并不是持续发送的。在无读写请求信号时，判定读写请求信号的状态为不需要进行读写，在有读写请求信号时，判定读写请求信号的状态为需要进行读写。
[0111]
使能信号产生子模块，依据所述读写请求信号的状态，确定时钟的使能信号状态。
[0112]
在一些实施例中，读写请求接收子模块判定当前是否需要进行读写，当需要进行读写时，读写过程中需要采用时钟信号的上升沿和下降沿进行触发，因此将当前的时钟使能信号状态变更为使能状态，当不需要进行读写时，不需要时钟信号触发任何操作，因此，如果此时仍保持时钟信号的发送，会产生无效的功耗，因此，将使能信号的状态变更为非使能状态，非使能状态的使能信号会驱动时钟关闭，停止时钟信号的发送，以减少功耗的消耗。
[0113]
作为一种可选的实施例，所述使能信号产生单元包括：
[0114]
使能状态单元，用于当所述读写请求信号为需要读写的状态时，确定时钟的使能信号状态为使能状态；
[0115]
非使能状态单元，当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态为非使能状态。
[0116]
在一些实施例中，使能信号状态可以以高电平和低电平的形式分别进行表示，例如，以低电平表示使能信号的非使能状态，以高电平表示使能信号的使能状态。通过高低电平的切换，即可产生驱动时钟打开和关闭的使能信号。
[0117]
作为一种可选的实施例，所述非使能状态单元包括：
[0118]
延迟计数子单元，当所述读写请求信号为不需要读写的状态时，确定读写延迟时间；
[0119]
非使能确定子单元，当所述读写延迟时间结束时，确定时钟的使能信号状态为非使能状态。
[0120]
在一些实施例中，读写请求发送之后，时钟的使能信号不能立即切换为非使能状态，因为读写逻辑尚未完成。因此在读写请求状态切换为不需要读写时，开始延迟计数，待延迟计数结束后，将时钟的使能信号切换为非使能状态。如果在计数结束之前，读写请求状态为需要读写的状态，则复位计数。
[0121]
作为一种可选的实施例，如图6所示，还包括：
[0122]
缓存模块，用于存储读取频率高于预定阈值的数据；
[0123]
所述读写请求接收模块还包括：
[0124]
缓存查询子模块，用于依据所述读写请求状态，确定缓存数据是否满足读写要求；
[0125]
使能信号确定子模块，用于当所述缓存数据不满足读写要求时，确定时钟的使能信号状态为使能状态。
[0126]
在一些实施例中，由于部分功能在执行时访问的数据通常会比较集中，因此，为了节省功耗，可以将频繁被访问的数据存储在缓存上，在读写请求状态为需要读写时，首先判断缓存上的数据是否能够满足读写要求，如果缓存上的数据满足读写要求，此时不需要对存储模块进行访问，因此，使能信号状态仍然保持为非使能状态。当缓存上的数据不满足读写要求时，此时需要对存储模块进行访问，因此，使能信号状态变更为使能状态，以便于对存储模块中的数据进行读取。
[0127]
作为一种可选的实施方式，所述时钟输出控制模块用于：
[0128]
当所述时钟的使能信号状态为使能状态时，确定所述时钟的工作状态为打开状态；
[0129]
当所述时钟的使能信号状态为非使能状态时，确定所述时钟的工作状态为关闭状态。
[0130]
在一些实施例中，使能信号作为驱动时钟工作状态的信号，依据前述的实施例可知，使能信号是依据读写状态来确定的，因此，读写状态通过控制使能信号状态，间接控制时钟的工作状态，使能信号使得通过读写状态对时钟状态进行控制成为可能。
[0131]
作为一种可选的实施方式，可选地，所述时钟输出模块还用于：
[0132]
当所述时钟的工作状态为打开状态时，依据所述时钟信号的上升沿或下降沿触发所述读写信号发送至存储模块以及依据所述读写信号对所述存储模块的读写操作；
[0133]
当所述时钟的工作状态为关闭状态时，关闭所述存储模块的读写功能，以使所述读写模块的功耗降低。
[0134]
在一些实施例中，时钟的工作状态对于存储模块的工作状态进行控制，如前一实施例所述，读写状态依次通过使能信号和时钟信号间接控制存储模块的工作状态，从而，使得存储模块的工作状态能够随读写状态进行变化，当有读写需求时，存储模块工作，以确保满足读写需求，当无读写需求时，存储模块关闭，从而节省功耗。
[0135]
上述实施例中的装置可应用于寄存器组模块，如图5所示，还可以应用于sram存储模块，如图4所示。
[0136]
本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(read-only memory，rom)或随机存储记忆体(random access memory，ram)等。
[0137]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。