存储器的编程操作方法及装置与流程

存储器的编程操作方法及装置
【技术领域】
1.本发明涉及存储器技术领域，具体涉及一种存储器的编程操作方法及装置。


背景技术：

2.随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3d nand存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。
3.目前，在3d nand存储器的擦除过程中，为了提高擦除效率，并减少对存储单元的重复读写操作，会采用半块擦除方案，也即，对于已经写入了数据的存储块，只擦除该存储块中上部堆栈或者下部堆栈的数据，而不对另一堆栈的数据进行擦除。
4.在3d nand存储器的编程过程中，需要预充电来提高整个沟道的电势，而在进行半块擦除之后，由于存在上部堆栈或者下部堆栈未被擦除的情况，沟道无法导通，故需要按照不同的方式进行预充电。具体地，在下部堆栈未擦除，对上部堆栈进行编程的情况下，通常会在编程操作的预充电阶段向漏极端提供较大的正偏电压，以对沟道进行预充电，并且采用从上到下的编程顺序进行编程。但是，这种对于上部堆栈的编程操作方案存在预充电无法有效提高沟道电势的问题，编程干扰严重。


技术实现要素：

5.本发明的目的在于提供一种存储器的编程操作方法及装置，以减小编程干扰。
6.为了解决上述问题，本发明提供了一种存储器的编程操作方法，该存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态，编程操作方法包括：
7.进行第一编程操作的预充电，包括向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电；以及，
8.进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程。
9.其中，向第二输入端提供第一预设电压的持续时长大于对处于已编程状态的第一存储单元的栅极层提供第二预设电压的持续时长。
10.其中，进行第一编程操作，具体包括：
11.对当前编程的第一存储单元进行编程；
12.当完成对当前编程的第一存储单元的编程时，将下一第一存储单元更新为当前编程的第一存储单元，并返回执行进行第一编程操作的预充电的步骤，其中，下一第一存储单元为与当前编程的第一存储单元相邻且位于当前编程的第一存储单元背离第二输入端的一侧上的第一存储单元。
13.其中，进行第一编程操作，具体包括：
14.对当前编程的第一存储单元的栅极层提供编程电压，并向剩余的第一存储单元提供沟道导通电压。
15.其中，存储器还包括位于第一存储串和第二输入端之间的第一冗余存储串，第一冗余存储串包括串联的至少一个第一冗余存储单元，各个第一冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第一冗余存储单元的数据状态为已编程状态，进行第一编程操作的预充电，还包括：
16.向处于已编程状态的第一冗余存储单元的栅极层提供第三预设电压，使处于已编程状态的第一冗余存储单元导通。
17.其中，存储器还包括位于第一输入端与第一存储串之间的第二存储串、以及位于第一存储串和第二存储串之间的第二冗余存储串，第二存储串包括串联的多个第二存储单元，第二冗余存储串包括串联的至少一个第二冗余存储单元，各个第二存储单元和第二冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第二冗余存储单元的数据状态为已编程状态，进行第一编程操作的预充电，还包括：
18.向处于已编程状态的第二冗余存储单元的栅极层提供第四预设电压，使处于已编程状态的第二冗余存储单元不导通。
19.其中，编程操作方法还包括：
20.在完成对多个第一存储单元的编程之后，触发第二编程操作，第二编程操作包括：
21.进行第二编程操作的预充电，包括向第二输入端提供第五预设电压，并对处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元的栅极层提供第六预设电压，使处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元导通，以对第一存储串和第二存储串中的沟道进行预充电；以及，
22.进行第二编程操作，第二编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
23.其中，存储器还包括位于第二存储串和第一输入端之间的第三冗余存储串，第三冗余存储串包括串联的至少一个第三冗余存储单元，各个第三冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第三冗余存储单元的数据状态为已编程状态，编程操作方法还包括：
24.在完成对多个第一存储单元的编程之后，触发第三编程操作，第三编程操作包括：
25.进行第三编程操作的预充电，包括向第一输入端提供第七预设电压，并对处于已编程状态的第三冗余存储单元的栅极层提供第八预设电压，使第三冗余存储单元导通，对位于第二输入端和第三冗余存储单元之间的剩余存储单元提供第九预设电压，使剩余存储单元不导通，以对第二存储串中的沟道进行预充电；
26.进行第三编程操作，第三编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
27.其中，第九预设电压为0v。
28.其中，第一输入端与第一存储串的源极侧端电连接，第二输入端与第一存储串的漏极侧端电连接。
29.其中，存储器为三维存储器，第一输入端和第二输入端分别位于第一存储串在纵
向上的两端，多个第一存储单元在纵向上层叠设置。
30.为了解决上述问题，本发明还提供了一种存储器的编程操作装置，该存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态，编程操作装置包括：
31.第一预充电模块，用于进行第一编程操作的预充电，其中，进行第一编程操作的预充电，具体包括：向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电；以及，
32.第一编程模块，用于进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程。
33.其中，向第二输入端提供第一预设电压的持续时长大于对处于已编程状态的第一存储单元的栅极层提供第二预设电压的持续时长。
34.其中，第一编程模块具体用于：
35.对当前编程的第一存储单元进行编程；
36.当完成对当前编程的第一存储单元的编程时，将下一第一存储单元更新为当前编程的第一存储单元，并触发第一预充电模块重新进行第一编程操作的预充电，其中，下一第一存储单元为与当前编程的第一存储单元相邻且位于当前编程的第一存储单元背离第二输入端的一侧上的第一存储单元。
37.其中，第一编程模块具体用于：
38.对当前编程的第一存储单元的栅极层提供编程电压，并向剩余的第一存储单元提供沟道导通电压。
39.其中，存储器还包括位于第一存储串和第二输入端之间的第一冗余存储串，第一冗余存储串包括串联的至少一个第一冗余存储单元，各个第一冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第一冗余存储单元的数据状态为已编程状态，进行第一编程操作的预充电，还包括：
40.向处于已编程状态的第一冗余存储单元的栅极层提供第三预设电压，使处于已编程状态的第一冗余存储单元导通。
41.其中，存储器还包括位于第一输入端与第一存储串之间的第二存储串、以及位于第一存储串和第二存储串之间的第二冗余存储串，第二存储串包括串联的多个第二存储单元，第二冗余存储串包括串联的至少一个第二冗余存储单元，各个第二存储单元和第二冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第二冗余存储单元的数据状态为已编程状态，进行第一编程操作的预充电，还包括：
42.向处于已编程状态的第二冗余存储单元的栅极层提供第四预设电压，使处于已编程状态的第二冗余存储单元不导通。
43.其中，编程操作装置还包括：
44.第一触发模块，用于在完成对多个第一存储单元的编程之后，触发第二编程操作，第二编程操作包括：
45.进行第二编程操作的预充电，包括向第二输入端提供第五预设电压，并对处于已
编程状态的第二存储单元、第一存储单元和第二冗余存储单元的栅极层提供第六预设电压，使处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元导通，以对第一存储串和第二存储串中的沟道进行预充电；以及，
46.进行第二编程操作，第二编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
47.其中，存储器还包括位于第二存储串和第一输入端之间的第三冗余存储串，第三冗余存储串包括串联的至少一个第三冗余存储单元，各个第三冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第三冗余存储单元的数据状态为已编程状态，编程操作装置还包括：
48.第二触发模块，用于在完成对多个第一存储单元的编程之后，触发第三编程操作，第三编程操作包括：
49.进行第三编程操作的预充电，包括向第一输入端提供第七预设电压，并对处于已编程状态的第三冗余存储单元的栅极层提供第八预设电压，使第三冗余存储单元导通，对位于第二输入端和第三冗余存储单元之间的剩余存储单元提供第九预设电压，使剩余存储单元不导通，以对第二存储串中的沟道进行预充电；
50.进行第三编程操作，第三编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
51.其中，第九预设电压为0v。
52.其中，第一输入端与第一存储串的源极侧端电连接，第二输入端与第一存储串的漏极侧端电连接。
53.其中，存储器为三维存储器，第一输入端和第二输入端分别位于第一存储串在纵向上的两端，多个第一存储单元在纵向上层叠设置。
54.本发明的有益效果是：区别于现有技术，本发明提供的存储器的编程操作方法应用于存储器，存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态，该编程操作方法通过进行第一编程操作的预充电，包括向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电，然后进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程，从而在对第一存储串进行第一编程操作时，能够在该第一编程操作的预充电阶段，避免由于已编程的第一存储单元的沟道关断而导致无法有效提高沟道电势的问题，减小了编程干扰。
【附图说明】
55.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
56.图1是本发明实施例提供的存储器的编程方法的流程示意图；
57.图2是本发明实施例提供的三维存储器的简易结构示意图；
58.图3是本发明实施例提供的三维存储器的具体结构示意图；
59.图4是图3中第一存储单元的放大结构示意图；
60.图5是本发明实施例提供的第一编程操作的时序图；
61.图6是本发明实施例提供的三维存储器的另一简易结构示意图；
62.图7是本发明实施例提供的三维存储器的另一具体结构示意图；
63.图8是本发明实施例提供的第一编程操作的另一时序图；
64.图9是本发明实施例提供的第二编程操作的时序图；
65.图10是本发明实施例提供的第三编程操作的时序图；
66.图11是本发明实施例提供的存储器的编程操作装置的结构示意图。
【具体实施方式】
67.下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
68.另外，本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
[0069]
本发明可以各种形式呈现，以下将描述其中一些示例。
[0070]
请参阅图1，图1是本发明实施例提供的存储器的编程操作方法的流程示意图，该存储器的编程操作方法具体流程可以如下：
[0071]
步骤s11：进行第一编程操作的预充电，包括向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电。
[0072]
在本实施例中，上述存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态。其中，上述存储器可以具体为二维存储器，也可以具体为三维存储器。
[0073]
为了方便描述和理解，本发明实施例以上述存储器为三维存储器为例进行说明，如图2所示，该三维存储器可以包括第一存储串12、以及位于第一存储串12在纵向z上的两端的第一输入端11和第二输入端14。第一存储串12包括在纵向z上层叠设置的多个第一存储单元121。第一存储串12中的各个第一存储单元121之间是串联连接的，且该第一存储串12在纵向z上的一端与上述第一输入端11之间串联连接，另一端与上述第二输入端14之间串联连接。
[0074]
具体地，如图3和图4所示，上述第一存储串12可以布置成堆叠结构15中的垂直串，其中，堆叠结构15可以包括在纵向z上多层交替层叠设置导电层151和介质层152。上述各个
第一存储单元121可以包括栅极层a、存储层b以及沟道c，且各个第一存储单元121的沟道c在纵向z上相连接，共同构成贯穿上述堆叠结构15的沟道层16，同样地，各个第一存储单元121的存储层b也可以在纵向z上相连接，共同构成贯穿上述堆叠结构15且环绕沟道层16的电荷存储层17，并且，上述堆叠结构15中的各个导电层151可以提供各个第一存储单元121的栅极层a和连接到上述各个第一存储单元121的栅极层a的字线wl。其中，上述三维存储器还可以包括位于上述沟道层16和上述电荷存储层17之间的第一氧化物层18(比如，氧化硅层)、以及位于上述电荷存储层17和上述堆叠结构15之间的第二氧化物层19(比如，氧化硅层)，且该第一氧化物层18和第二氧化物层19可以分别提供上述各个第一存储单元121的隧穿层d和阻挡层e，也即，每一第一存储单元121各具有一层隧穿层d和一层阻挡层e，其中隧穿层d位于存储层b和沟道c之间，阻挡层e位于栅极层a和存储层b之间。上述沟道层16可以为半导体层(比如，多晶硅层)，上述电荷存储层17可以为氮化硅层，上述导电层151的材质可以为钨，上述介质层152的材质可以为氧化硅。
[0075]
在本实施例中，上述第一存储单元121的存储层b用于存储数据状态，该数据状态可以包括已编程状态和未编程状态。具体地，可以通过对选定的第一存储单元121进行编程操作，使得该选定的第一存储单元121中存储层b存储的数据状态为已编程状态，并且，还可以通过对选定的第一存储单元121进行擦除操作，使得该选定的第一存储单元121中存储层b存储的数据状态恢复为未编程状态。
[0076]
在一个具体实施例中，上述第一输入端11可以与上述第一存储串12的源极侧端电连接，用于将该第一存储串12的源极侧端电连接到三维存储器的共源极(图中未示出)，使得共源极驱动器能够经由该共源极向上述第一输入端11提供驱动信号。上述第二输入端14可以与上述第一存储串12的漏极侧端电连接，用于将该第一存储串12的漏极侧端电连接到位线bl，使得位线驱动器能够经由该位线bl向上述第二输入端14提供驱动信号。相应地，在上述步骤s11之前，还可以包括：进行擦除操作，包括向第一输入端11提供擦除电压ve，并对各个第一存储单元121的栅极层a提供接地电压(也即，0v)，以对上述各个第一存储单元121进行数据擦除，从而使得上述各个第一存储单元121的数据状态均为未编程状态。
[0077]
可以理解的是，上述擦除电压ve应该足够大，以使得各个第一存储单元121的栅极层a和源极之间具有足够大的负电压差，进而使得上述各个第一存储单元121的存储层b中的电子能够通过隧穿效应离开存储层b而返回到对应的沟道c中，从而实现上述各个第一存储单元121的存储层b存储的数据状态为已擦除状态或未编程状态，也即实现了上述各个第一存储单元121的数据状态由已编程状态切换为未编程状态。
[0078]
其中，如图5所示，当对上述第一存储串12进行第一编程操作时，该第一编程操作可以分为至少两个阶段：预充电阶段和编程阶段。在本实施例中，通过在预充电阶段向上述第二输入端14提供第一预设电压v1，目的是为了使第二输入端14的电势能够高于第一输入端11的电势，进而能够向上述沟道层16中游离的电子施加一个指向第二输入端14的电场力，并使得该游离的电子能够在电场力作用下离开沟道层16而被上述第二输入端14吸收。
[0079]
在本实施例中，在对上述第一存储串12进行第一编程操作时，该第一编程操作会从靠近上述第二输入端14的第一存储单元121向远离第二输入端14方向对多个待编程的第一存储单元121进行编程，也即，已编程的第一存储单元121或处于已编程状态的第一存储单元121位于当前编程的第一存储单元121背离第一输入端11的一侧上，而未编程的第一存
储单元121或处于未编程状态的第一存储单元121位于当前编程的第一存储单元121靠近第一输入端11的一侧上。
[0080]
并且，鉴于上述第一存储单元121的数据状态由未编程状态转变为已编程状态时，会伴随着该第一存储单元121的阈值电压的增大，进而导致该第一存储单元121的沟道c的导电性能大幅度降低，使得上述第二输入端14上的第一预设电压v1在经由已编程的第一存储单元121的沟道c向上述第一输入端11传递时，会在该已编程的第一存储单元121的沟道c的纵向两端之间出现明显的电压降，从而无法有效提高上述沟道层16的电势，也无法有效减小该沟道层16中游离电子的密度。为了解决这一问题，在本实施例中，当对上述第一存储串12进行第一编程操作时，在该第一编程操作的预充电阶段，除了向上述第二输入端14提供第一预设电压v1之外，还会对上述第一存储串12中已编程的第一存储单元121提供第二预设电压v2，使处于该已编程的第一存储单元121导通，以减小上述第二输入端14上的第一预设电压v1在经由已编程的第一存储单元121的沟道c向上述第一输入端11传递时，在该已编程的第一存储单元121的沟道c的纵向两端之间的电压降，从而提高了上述沟道层16的电势，以使得上述沟道层16中的电子受到的电场力更大，更易向上述第二输入端14迁移扩散，更有利于降低上述沟道层16中的电子密度，并减小编程干扰。
[0081]
其中，上述第二预设电压v2大于相应的已编程的第一存储单元121的阈值电压，例如，上述已编程的第一存储单元121的阈值电压的取值范围可以为
‑
2～5v，相应地，上述第二预设电压v2的取值范围可以为5～7v。具体地，如图5所示，在上述第一编程操作的预充电阶段，还可以向上述第一输入端11提供接地电压0v，相应地，上述第一预设电压v1为正值电压，且其取值范围可以为0～4v，比如，2.2v。
[0082]
并且，具体实施时，在上述第一编程操作的预充电阶段，向第二输入端14提供第一预设电压v1的持续时长可以大于对已编程的第一存储单元121的栅极层a提供第二预设电压v2的持续时长，以确保在已编程的第一存储单元121的栅极层a上被施加的电压下降到0v，也即，已编程的第一存储单元121的沟道c不导电或导电性能很差时，位于该已编程的第一存储单元121的沟道c处的电子在上述第一预设电压v1的电场力作用下仍可继续往上述第二输入端14方向迁移扩散，从而进一步减小上述沟道层16中的电子密度。
[0083]
在一些实施例中，如图6和图7所示，上述堆叠结构15可以包括在纵向z上堆叠设置的第一堆叠结构15a和第一冗余堆叠结构15b。相应地，上述第一存储串12可以布设于上述第一堆叠结构15a中，上述三维存储器还可以包括位于第一存储串12和第二输入端14之间的第一冗余存储串20，该第一冗余存储串20可以位于上述第一冗余堆叠结构15b中，且可以包括在纵向z上层叠设置的至少一个第一冗余存储单元201，各个第一冗余存储单元201与上述第一存储单元121具有类似的结构，如图4所示，也可以包括栅极层a、存储数据状态的存储层b、以及沟道c。其中，上述第一冗余存储单元201为不符合储存用户数据的条件的非数据存储器单元，而上述第一存储单元121为符合储存用户数据的条件的数据存储器单元。并且，在进行上述第一编程操作的预充电之前，上述第一冗余存储串20中至少一个第一冗余存储单元201的数据状态已被设为已编程状态。在一个实施例中，在进行上述第一编程操作的预充电之前，上述第一冗余存储串20中所有第一冗余存储单元201的数据状态可以均已被设为已编程状态。
[0084]
具体地，在上述第一编程操作的预充电阶段，如图8所示，还需要对上述已编程的
第一冗余存储单元201的栅极层a提供第三预设电压v3，使该处于已编程状态的第一冗余存储单元201导通，从而确保位于上述第一冗余存储串20下方的第一存储串12中的沟道c中的电子，能够经由该第一冗余存储串20中的沟道c进入上方的第二输入端14。其中，上述第三预设电压v3不小于相应的已编程的第一冗余存储单元201的阈值电压，在一个实施例中，该第三预设电压v3可以为2.2v。
[0085]
在另一些实施例中，如图6和图7所示，上述堆叠结构15可以包括位于上述第一堆叠结构15a背离上述第二输入端14的一侧上的第二堆叠结构15c、以及位于上述第一堆叠结构15a和第二堆叠结构15c之间的第二冗余堆叠结构15d。相应地，上述三维存储器还可以包括位于第一输入端11与第一存储串12之间的第二存储串13、以及位于第一存储串12和第二存储串13之间的第二冗余存储串21。该第二存储串13可以位于上述第二堆叠结构15c中，该第二冗余存储串21可以位于上述第二冗余堆叠结构15d中。第二存储串13包括在纵向z上层叠设置的多个第二存储单元131，第二冗余存储串21包括在纵向z上层叠设置的至少一个第二冗余存储单元211，且各个第二存储单元131和第二冗余存储单元211与上述第一存储单元121具有类似的结构，如图4所示，也可以包括栅极层a、存储数据状态的存储层b、以及沟道c。其中，上述第二冗余存储单元211为不符合储存用户数据的条件的非数据存储器单元，而上述第二存储单元131为符合储存用户数据的条件的数据存储器单元。并且，在进行上述第一编程操作的预充电之前，上述第二冗余存储串21中至少一个第二冗余存储单元211的数据状态已被设为已编程状态。在一个实施例中，在进行上述第一编程操作的预充电之前，上述第二冗余存储串21中所有第二冗余存储单元211的数据状态可以均已被设为已编程状态。
[0086]
具体地，在上述第一编程操作的预充电阶段，如图8所示，还可以对上述已编程的第二冗余存储单元211的栅极层a提供第四预设电压v4，使该处于已编程状态的第二冗余存储单元211不导通，从而确保位于上述第二冗余存储串21下方的第二存储串13中的沟道c中的电子，不会经由该第二冗余存储串21中的沟道c进入上方的第一存储串12中的沟道c。其中，上述第四预设电压v4小于相应的已编程的第二冗余存储单元211的阈值电压，在一个实施例中，该第四预设电压v4可以为接地电压0v。
[0087]
在上述实施例中，上述第二存储串13中所有第二存储单元131的数据状态可以均为已编程状态或未编程状态。在一个实施例中，上述第二存储串13中所有第二存储单元131的数据状态可以均为已编程状态。相应地，在上述步骤s11之前，还可以包括：进行半块擦除操作，该半块擦除操作对于已经写入了数据的第一存储串12和第二存储串13，只擦除第一存储串12的数据，而不会擦除第二存储串13的数据，以在进行上述第一编程操作的预充电之前，将上述第一存储串12中所有第一存储单元121的数据状态均调整为未编程状态，上述第二存储串13中所有第二存储单元131的数据状态可以均为已编程状态。在另一个实施例中，上述第二存储串13中所有第二存储单元131的数据状态可以均为未编程状态。相应地，在上述步骤s11之前，还可以包括：进行擦除操作，该擦除操作对于已经写入了数据的第一存储串12和第二存储串13，不仅擦除第一存储串12的数据，还擦除第二存储串13的数据，以在进行上述第一编程操作的预充电之前，将上述第一存储串12中所有第一存储单元121的数据状态均调整为未编程状态，并同时将上述第二存储串13中所有第二存储单元131的数据状态也均调整为未编程状态。
[0088]
并且，具体实施时，如图8所示，在上述第一编程操作的预充电阶段，还可以向上述第二存储单元131的栅极层a提供接地电压0v。
[0089]
步骤s12：进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程。
[0090]
具体地，如图8所示，在上述第一编程操作的预充电阶段结束之后，接着会进入该第一编程操作的编程阶段，并且，在该第一编程操作的编程阶段，可以对当前编程的第一存储单元121的栅极层a提供编程电压vpgm(比如，22v)，以实现数据的写入；并向剩余的第一存储单元121、第二存储单元131、第一冗余存储单元201和第二冗余存储单元211提供沟道导通电压vpass(比如，7.2v)，以保证上述沟道层16的导通。
[0091]
可以理解的是，上述编程电压vpgm应该足够大，以使得各个当前编程的第一存储单元121的栅极层a和源极之间具有足够高的正电压差，进而使得上述当前编程的第一存储单元121的沟道c中的电子能够通过隧穿效应进入对应的存储层b中，从而实现当前编程的第一存储单元121的存储层b存储的数据状态为已编程状态，也即实现了上述当前编程的第一存储单元121的数据状态由未编程状态切换为已编程状态。
[0092]
并且，具体实施时，上述第一编程操作可以从靠近第二输入端14的第一存储单元121向远离第二输入端14方向依次对上述第一存储串12中处于未编程状态的第一存储单元121进行编程。并且，在完成对当前编程的第一存储单元121的编程之后，在对下一待编程的第一存储单元121进行编程之前，会重新执行上述步骤s11，以重新对上述第一存储串12中的沟道c进行预充电，进而能够去除沟道c中由于前序编程步骤所产生的电子。例如，上述步骤s12可以具体包括：对当前编程的第一存储单元121进行编程；当完成对当前编程的第一存储单元121的编程时，将下一第一存储单元更新为当前编程的第一存储单元121，并返回执行上述步骤s11，其中，下一第一存储单元为与当前编程的第一存储单元121相邻且位于当前编程的第一存储单元121背离第二输入端14的一侧上的第一存储单元121，从而能够形成循环，且每完成一次循环均能够完成对一个待编程的第一存储单元121的编程，直至所有待编程的第一存储单元121均被编程之后循环结束。
[0093]
在一个具体实施例中，当上述第二存储串13中所有第二存储单元131的数据状态均为未编程状态时，在上述步骤s12之后，上述编程操作方法还可以包括：
[0094]
步骤s13：在完成对多个第一存储单元的编程之后，触发第二编程操作。
[0095]
其中，上述第二编程操作包括：
[0096]
子步骤s131：进行第二编程操作的预充电，包括向第二输入端提供第五预设电压，并对处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元的栅极层提供第六预设电压，使处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元导通，以对第一存储串和第二存储串中的沟道进行预充电。
[0097]
具体地，在完成对上述多个第一存储单元121的编程之后，上述第一存储串12中所有第一存储单元121的数据状态可以均为已编程状态，并且上述编程操作装置会接着进行第二编程操作，以对上述第二存储串13中的第二存储单元131进行编程。在本实施例中，在对上述第二存储串13进行第二编程操作时，该第二编程操作会从靠近上述第二输入端14的第二存储单元131向远离第二输入端14方向对多个待编程的第二存储单元131进行编程，也即，已编程的第二存储单元131或处于已编程状态的第二存储单元131位于当前编程的第二
存储单元131背离第一输入端11的一侧上，而未编程的第二存储单元131或处于未编程状态的第二存储单元131位于当前编程的第二存储单元131靠近第一输入端11的一侧上。
[0098]
其中，如图9所示，当对上述第二存储串13进行第二编程操作时，该第二编程操作可以分为至少两个阶段：预充电阶段和编程阶段。在本实施例中，通过在第二编程操作的预充电阶段向上述第二输入端14提供第五预设电压v5，目的是为了使第二输入端14的电势能够高于第一输入端11的电势，进而能够向上述沟道层16中游离的电子施加一个指向第二输入端14的电场力，并使得该游离的电子能够在电场力作用下离开沟道层16而被上述第二输入端14吸收。
[0099]
并且，鉴于已编程的第一存储单元121、已编程的第一冗余存储单元201和已编程的第二冗余存储单元211在纵向z上位于上述第二输入端14与第二存储串13之间，故为了使得上述第二输入端14上的第五预设电压v5能够经由已编程的第一存储单元121、已编程的第一冗余存储单元201、已编程的第二冗余存储单元211以及已编程的第二存储单元131的沟道c向上述第一输入端11传递，并有效提高上述沟道层16的电势，在本实施例中，在上述第二编程操作的预充电阶段，除了向上述第二输入端14提供第五预设电压v5之外，还会对已编程的第二存储单元131、第一存储单元121、第一冗余存储单元201和第二冗余存储单元211提供第六预设电压v6，以保证位于当前编程的第二存储单元131和第二输入端14之间的存储单元的导通。
[0100]
其中，上述第六预设电压v6大于相应的已编程的第二存储单元131、第一存储单元121、第一冗余存储单元201和第二冗余存储单元211的阈值电压，例如，上述已编程的第一存储单元121的阈值电压的取值范围可以为
‑
2～5v，相应地，上述第六预设电压v6的取值范围可以为5～7v。上述第五预设电压v5可以与上述第一预设电压v1相同，比如，可以为正值电压，且其取值范围可以为0～4v，比如，2.2v。
[0101]
子步骤s132：进行第二编程操作，第二编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
[0102]
具体地，如图9所示，在上述第二编程操作的预充电阶段结束之后，接着会进入该第二编程操作的编程阶段，并且，在该第二编程操作的编程阶段，可以对当前编程的第二存储单元131的栅极层a提供编程电压vpgm(比如，22v)，以实现数据的写入；并向剩余的第二存储单元131、第一存储单元121、第一冗余存储单元201和第二冗余存储单元211提供沟道导通电压vpass(比如，7.2v)，以保证上述沟道层16的导通。
[0103]
并且，具体实施时，上述第二编程操作可以从靠近第二输入端14的第二存储单元131向远离第二输入端14方向依次对上述第二存储串13中处于未编程状态的第二存储单元131进行编程。并且，在完成对当前编程的第二存储单元131的编程之后，在对下一待编程的第二存储单元131进行编程之前，会重新执行上述子步骤s131，以重新对上述第一存储串12和第二存储串13中的沟道c进行预充电，进而能够去除沟道c中由于前序编程步骤所产生的电子。
[0104]
在另一个具体实施例中，如图6和图7所示，上述堆叠结构15可以包括位于上述第一输入端11和上述第二堆叠结构15c之间的第五堆叠结构15e。相应地，上述三维存储器还可以包括位于第二存储串13和第一输入端11之间的第三冗余存储串22。该第三冗余存储串包括在纵向z上层叠设置的至少一个第三冗余存储单元221，且各个第三冗余存储单元221
与上述第一存储单元121具有类似的结构，如图4所示，也可以包括栅极层a、存储数据状态的存储层b、以及沟道c。其中，上述第三冗余存储单元221为不符合储存用户数据的条件的非数据存储器单元，并且，在进行上述第一编程操作的预充电之前，上述第三冗余存储串22中至少一个第三冗余存储单元221的数据状态已被设为已编程状态。在一个实施例中，在进行上述第一编程操作的预充电之前，上述第三冗余存储串22中所有第三冗余存储单元221的数据状态可以均已被设为已编程状态。进一步地，上述步骤s13可以被替换为以下步骤：
[0105]
步骤s14：在完成对多个第一存储单元的编程之后，触发第三编程操作。
[0106]
其中，上述第三编程操作包括：
[0107]
子步骤s141：进行第三编程操作的预充电，包括向第一输入端提供第七预设电压，并对处于已编程状态的第三冗余存储单元的栅极层提供第八预设电压，使第三冗余存储单元导通，对位于第二输入端和第三冗余存储单元之间的剩余存储单元提供第九预设电压，使剩余存储单元不导通，以对第二存储串中的沟道进行预充电。
[0108]
具体地，在完成对上述多个第一存储单元121的编程之后，上述第一存储串12中所有第一存储单元121的数据状态可以均为已编程状态，并且上述编程操作装置会接着进行第三编程操作，以对上述第二存储串13中的第二存储单元131进行编程。在本实施例中，在对上述第二存储串13进行第三编程操作时，该第三编程操作会从靠近上述第二输入端14的第二存储单元131向远离第二输入端14方向对多个待编程的第二存储单元131进行编程，也即，已编程的第二存储单元131或处于已编程状态的第二存储单元131位于当前编程的第二存储单元131背离第一输入端11的一侧上，而未编程的第二存储单元131或处于未编程状态的第二存储单元131位于当前编程的第二存储单元131靠近第一输入端11的一侧上。
[0109]
其中，如图10所示，当对上述第二存储串13进行第三编程操作时，该第三编程操作可以分为至少两个阶段：预充电阶段和编程阶段。在本实施例中，通过在第三编程操作的预充电阶段向上述第一输入端11提供第七预设电压v7，目的是为了使第一输入端11的电势能够高于第二输入端14的电势，进而能够向上述沟道层16中游离的电子施加一个指向第一输入端11的电场力，并使得该游离的电子能够在电场力作用下离开沟道层16而被上述第一输入端11吸收。
[0110]
并且，鉴于已编程的第三冗余存储单元221在纵向z上位于上述第一输入端11与第二存储串13之间，故为了使得上述第一输入端11上的第七预设电压v7能够经由已编程的第三冗余存储单元221的沟道c向上述第二输入端14传递，并有效提高上述沟道层16的电势，在本实施例中，在上述第三编程操作的预充电阶段，除了向上述第一输入端11提供第七预设电压v7之外，还会对已编程的第三冗余存储单元221提供第八预设电压v8，使处于已编程状态的第三冗余存储单元221导通。与此同时，在上述第三编程操作的预充电阶段，位于第二输入端和第三冗余存储单元之间的剩余存储单元(包括第一存储单元、第一冗余存储单元和第二冗余存储单元)可以无需导通，具体地，上述第九预设电压可以为0v，以使上述剩余存储单元不导通。
[0111]
其中，上述第八预设电压v8大于相应的已编程的第三冗余存储单元221的阈值电压。具体地，如图10所示，在上述第三编程操作的预充电阶段，还可以向上述第二输入端14提供接地电压0v，相应地，上述第七预设电压v7为正值电压，且其取值范围可以为0～4v，比如，2.2v。
[0112]
子步骤s142：进行第三编程操作，第三编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
[0113]
其中，上述子步骤s142的具体实施方式可以参见上述子步骤s132的具体实施方式，故此处不再赘述。
[0114]
区别于现有技术，本实施例提供的三维存储器的编程操作方法应用于存储器，存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态，该编程操作方法通过进行第一编程操作的预充电，包括向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电，然后进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程，从而在对第一存储串进行第一编程操作时，能够在该第一编程操作的预充电阶段，避免由于已编程的第一存储单元的沟道关断而导致无法有效提高沟道电势的问题，减小了编程干扰。
[0115]
请参阅图11，图11具体描述了本发明实施例提供的存储器的编程操作装置90，该存储器的编程操作装置90包括：第一预充电模块901和第一编程模块902，其中：
[0116]
(1)第一预充电模块901
[0117]
第一预充电模块901，用于进行第一编程操作的预充电，其中，进行第一编程操作的预充电，具体包括：向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电。
[0118]
在本实施例中，上述存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态。其中，上述存储器可以具体为二维存储器，也可以具体为三维存储器。
[0119]
为了方便描述和理解，本发明实施例以上述存储器为三维存储器为例进行说明，该三维存储器可以包括第一存储串、以及位于第一存储串在纵向上的两端的第一输入端和第二输入端，第一存储串包括在纵向上层叠设置的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态。
[0120]
其中，向第二输入端提供第一预设电压的持续时长大于对处于已编程状态的第一存储单元的栅极层提供第二预设电压的持续时长。
[0121]
在一个具体实施例中，上述三维存储器还可以包括位于第一存储串和第二输入端之间的第一冗余存储串，第一冗余存储串包括在纵向上层叠设置的至少一个第一冗余存储单元，各个第一冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第一冗余存储单元的数据状态为已编程状态，上述进行第一编程操作的预充电，还可以包括：
[0122]
向处于已编程状态的第一冗余存储单元的栅极层提供第三预设电压，使处于已编程状态的第一冗余存储单元导通。
[0123]
在一些实施例中，上述三维存储器还可以包括位于第一输入端与第一存储串之间的第二存储串、以及位于第一存储串和第二存储串之间的第二冗余存储串，第二存储串包
括在纵向上层叠设置的多个第二存储单元，第二冗余存储串包括在纵向上层叠设置的至少一个第二冗余存储单元，各个第二存储单元和第二冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第二冗余存储单元的数据状态为已编程状态，上述进行第一编程操作的预充电，还可以包括：
[0124]
向处于已编程状态的第二冗余存储单元的栅极层提供第四预设电压，使处于已编程状态的第二冗余存储单元不导通。
[0125]
(2)第一编程模块902
[0126]
第一编程模块902，用于进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程。
[0127]
其中，上述第一编程模块902具体用于：
[0128]
对当前编程的第一存储单元的栅极层提供编程电压，并向剩余的第一存储单元提供沟道导通电压。
[0129]
具体实施时，上述第一编程模块902可以具体用于：
[0130]
对当前编程的第一存储单元进行编程；
[0131]
当完成对当前编程的第一存储单元的编程时，将下一第一存储单元更新为当前编程的第一存储单元，并触发第一预充电模块重新进行第一编程操作的预充电，其中，下一第一存储单元为与当前编程的第一存储单元相邻且位于当前编程的第一存储单元背离第二输入端的一侧上的第一存储单元。
[0132]
在一个具体实施例中，上述编程操作装置90还可以包括：
[0133]
(3)第一触发模块
[0134]
第一触发模块，用于在完成对多个第一存储单元的编程之后，触发第二编程操作。
[0135]
其中，上述第二编程操作可以包括：
[0136]
进行第二编程操作的预充电，包括向第二输入端提供第五预设电压，并对处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元的栅极层提供第六预设电压，使处于已编程状态的第二存储单元、第一存储单元和第二冗余存储单元导通，以对第一存储串和第二存储串中的沟道进行预充电；以及，
[0137]
进行第二编程操作，第二编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
[0138]
在另一个具体实施例中，上述三维存储器还可以包括位于第二存储串和第一输入端之间的第三冗余存储串，第三冗余存储串包括在纵向上层叠设置的至少一个第三冗余存储单元，各个第三冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第三冗余存储单元的数据状态为已编程状态，上述第一触发模块可以被替换为：
[0139]
(4)第二触发模块
[0140]
第二触发模块，用于在完成对多个第一存储单元的编程之后，触发第三编程操作。
[0141]
其中，上述第三编程操作可以包括：
[0142]
进行第三编程操作的预充电，包括向第一输入端提供第七预设电压，并对处于已编程状态的第三冗余存储单元的栅极层提供第八预设电压，使第三冗余存储单元导通，对位于第二输入端和第三冗余存储单元之间的剩余存储单元提供第九预设电压，使剩余存储单元不导通，以对第二存储串中的沟道进行预充电；
[0143]
进行第三编程操作，第三编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程。
[0144]
其中，上述第九预设电压可以为接地电压，也即0v。
[0145]
在上述实施例中，上述第一输入端可以与第一存储串的源极侧端电连接，上述第二输入端可以与第一存储串的漏极侧端电连接。
[0146]
具体实施时，以上各个模块的具体实施可参见前面的方法实施例，在此不再赘述。
[0147]
区别于现有技术，本实施例提供的存储器的编程操作装置，在对第一存储串进行第一编程操作时，能够在该第一编程操作的预充电阶段，避免由于已编程的第一存储单元的沟道关断而导致无法有效提高沟道电势的问题，减小了编程干扰。
[0148]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。