半导体存储器的验证错误位量化电路和方法与流程

技术特征：

1.一种半导体存储器的验证错误位量化电路，其特征在于，包括：

模式选择单元，其被配置为从至少两个大小不同的验证标准中选择一个作为所述验证错误位量化电路的验证标准信号；

与模式选择单元耦接的最高位量化单元，其被配置为比较所述验证标准信号和验证错误位信号并生成第一比较结果，根据所述第一比较结果输出第一使能信号，所述第一使能信号用于控制最低位量化单元的开启或关断；

最低位量化单元，其被配置为，在所述最低位量化单元被控制为开启的情况下，比较所述验证错误位信号和第一基准信号生成第二比较结果，根据所述第二比较结果输出第二使能信号，所述第二使能信号用于控制中间位量化单元的开启或关断；以及

中间位量化单元，其被配置为，在所述中间位量化单元被控制为开启的情况下，比较所述验证错误位信号和第二基准信号生成第三比较结果，其中，所述第二基准信号大于所述第一基准信号，并且所述第二基准信号小于等于所述验证标准信号。

2.如权利要求1所述的验证错误位量化电路，其特征在于，还包括与所述中间位量化单元相邻地布置的中间较高位量化单元；所述中间位量化单元还配置为根据所述第三比较结果输出第三使能信号，所述第三使能信号用于控制所述中间较高位量化单元的开启或关断；

所述中间较高位量化单元被配置为，在所述中间较高位量化单元被控制为开启的情况下，比较所述验证错误位信号和第三基准信号生成第四比较结果，其中，所述第三基准信号大于所述第二基准信号，并且所述第三基准信号小于等于所述验证标准信号。

3.如权利要求1所述的验证错误位量化电路，其特征在于，当所述验证错误位信号小于所述验证标准信号时，所述第一使能信号使所述最低位量化单元开启。

4.如权利要求1所述的验证错误位量化电路，其特征在于，当所述验证错误位信号大于所述第一基准信号时，所述第二使能信号使所述中间位量化单元开启。

5.如权利要求1所述的验证错误位量化电路，其特征在于，当在所述中间位量化单元被控制为开启的情况下，所述最低位量化单元关断。

6.如权利要求2所述的验证错误位量化电路，其特征在于，当所述验证错误位信号大于所述第二基准信号时，所述第三使能信号使所述中间较高位量化单元开启。

7.如权利要求2所述的验证错误位量化电路，其特征在于，在所述中间较高位量化单元被控制为开启的情况下，所述中间位量化单元关断。

8.如权利要求1所述的验证错误位量化电路，其特征在于，所述最高位量化单元还根据所述第一比较结果输出第四使能信号，所述最低位量化单元还包括第一或门，所述第一或门的输入端连接所述第四使能信号和所述第二使能信号，所述第一或门的输出为所述第二比较结果。

9.如权利要求2所述的验证错误位量化电路，其特征在于，所述最高位量化单元还根据所述第一比较结果输出第四使能信号，所述中间位量化单元还包括第二或门，所述第二或门的输入端连接所述第四使能信号和所述第三使能信号，所述第二或门的输出为所述第三比较结果。

10.如权利要求1所述的验证错误位量化电路，其特征在于，还包括码制转换单元，其被配置为将温度计编码转换成二进制码；其中，所述码制转换单元的输入从高位到低位依次为所述第一比较结果、所述第三比较结果和所述第二比较结果。

11.如权利要求10所述的验证错误位量化电路，其特征在于，还包括累加器，其被配置为累加从所述码制转换单元获得的多个二进制码。

12.一种半导体存储器，其包括：

存储阵列；

外围电路，其与所述存储阵列耦接，并且用于控制所述存储阵列的存储操作；

其中，所述外围电路被配置有包括如权利要求1-11任一项所述的验证错误位量化电路。

13.一种半导体存储器的验证错误位量化方法，其特征在于，包括：

从至少两个大小不同的验证标准中选择一个作为验证标准信号；

比较验证错误位信号和所述验证标准信号并生成第一比较结果，根据所述第一比较结果输出第一使能信号，所述第一使能信号用于控制最低位量化单元的开启或关断；

在所述最低位量化单元被控制为开启的情况下，所述最低位量化单元比较所述验证错误位信号和第一基准信号生成第二比较结果，根据所述第二比较结果输出第二使能信号，所述第二使能信号用于控制中间位量化单元的开启或关断；以及

在所述中间位量化单元被控制为开启的情况下，所述中间位量化单元比较所述验证错误位信号和第二基准信号生成第三比较结果，其中，所述第二基准信号大于所述第一基准信号，并且所述第二基准信号小于等于所述验证标准信号。

14.如权利要求13所述的验证错误位量化方法，其特征在于，还包括：

在所述中间位量化单元被控制为开启的情况下，所述中间位量化单元还根据所述第三比较结果输出第三使能信号，所述第三使能信号用于控制中间较高位量化单元的开启或关断；以及

在所述中间较高位量化单元被控制为开启的情况下，所述中间较高位量化单元比较所述验证错误位信号和第三基准信号生成第四比较结果，其中，所述第三基准信号大于所述第二基准信号，并且所述第三基准信号小于等于所述验证标准信号，所述中间较高位量化单元与所述中间位量化单元相邻。

15.如权利要求13所述的验证错误位量化方法，其特征在于，当所述验证错误位信号小于所述验证标准信号时，所述第一使能信号使所述最低位量化单元开启。

16.如权利要求13所述的验证错误位量化方法，其特征在于，当所述验证错误位信号大于所述第一基准信号时，所述第二使能信号使所述中间位量化单元开启。

17.如权利要求13所述的验证错误位量化方法，其特征在于，在所述中间位量化单元被控制为开启的情况下，所述最低位量化单元关断。

18.如权利要求14所述的验证错误位量化方法，其特征在于，当所述验证错误位信号大于所述第二基准信号时，所述第三使能信号使所述中间较高位量化单元开启。

19.如权利要求14所述的验证错误位量化方法，其特征在于，在所述中间较高位量化单元被控制为开启的情况下，所述中间位量化单元关断。

20.如权利要求14所述的验证错误位量化方法，其特征在于，还包括根据所述第一比较结果输出第四使能信号，当所述验证错误位信号大于所述验证标准信号时，所述第四使能信号使所述最低位量化单元、所述中间位量化单元和所述中间较高位量化单元都关断。

技术总结
本发明涉及一种半导体存储器的验证错误位量化电路，包括模式选择单元，从至少两个大小不同的验证标准中选择一个作为验证错误位量化电路的验证标准信号；最高位量化单元，比较验证标准信号和验证错误位信号并生成第一比较结果，根据第一比较结果输出第一使能信号，第一使能信号控制最低位量化单元的开启或关断；最低位量化单元，在其被开启时比较验证错误位信号和第一基准信号生成第二比较结果，根据第二比较结果输出第二使能信号，第二使能信号控制中间位量化单元的开启或关断；以及中间位量化单元，在其被开启时比较验证错误位信号和第二基准信号生成第三比较结果。本发明可以选择开启最合适的量化单元，关闭不必要的量化单元，节省功耗。

技术研发人员：曹毅
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2021.03.15
技术公布日：2021.06.11