技术特征:
1.一种芯片测试中载入trim值的方法,针对存储器的存储单元,进行trimmingbit值的写入,其特征在于:
在进行trimmingbit值的写入时,同时将一个trimmingbit值写入到2个或者更多的存储单元中。
2.如权利要求1所述的芯片测试中载入trim值的方法,其特征在于:通过2个或更多个存储器单元中写入相同的trimmingbit值,在载入trimmingbit值后进行读取的时候,同时选中全部的写入所述的相同的trimmingbit值的2个或更多个存储单元,由sa来判定所选中的全部的2个或更多的存储单元中存储的trimmingbit值为“1”或者是为“0”,由于有更多的存储单元提供数据进行对比,提高了数据读取的窗口。
3.如权利要求1所述的芯片测试中载入trim值的方法,其特征在于:所述的2个或者更多的存储单元,是位于存储器存储单元阵列中的同一列上相邻的2个或者连续的多个存储单元。
4.如权利要求1所述的芯片测试中载入trim值的方法,其特征在于:所述的sa为存储器中进行数据读出的感测放大器。
5.如权利要求1所述的芯片测试中载入trim值的方法,其特征在于:所述的存储单元中进行trimmingbit值的写入时,还包括写入trimmingbit值的反值,即原trimmingbit值为“1”的情况下,同时写入其反值“0”;在读出数据时可进行读出后的相互比较验证。
6.如权利要求1所述的芯片测试中载入trim值的方法,其特征在于:所述的trimmingbit值,是通过特别字线swl写入到存储单元中;即所述的trimmingbit值通过选择管存储于sonos存储管中。
7.如权利要求5所述的芯片测试中载入trim值的方法,其特征在于:在读出存储单元中trimmingbit值时,采用低于存储器正常读写的时序,即更慢的时序来读出存储单元中存储的trimmingbit值,包括同时读出原值和其反值,以进行相互的校验。
8.如权利要求7所述的芯片测试中载入trim值的方法,其特征在于:所述采用低于存储器正常读写的时序,是在存储器芯片上电后,bist内部寄存器设置为默认值,itim的默认dac值全部设置为最低值“0”,此时的读时序最慢。
技术总结
本发明公开了一种芯片测试中载入trim值的方法,针对存储器的存储单元,进行trimming bit值的写入,在进行trimming bit值的写入时,同时将一个trimming bit值写入到2个或者更多的存储单元中。在进行读取的时候,同时选中全部的写入所述的相同的trimming bit值的2个或更多个存储单元,由SA来判定所选中的全部的2个或更多的存储单元中存储的trimming bit值为“1”或者是为“0”,由于有更多的存储单元提供数据进行对比,提高了数据读取的窗口。存储单元中进行trimming bit值的写入时,还可以同时写入trimming bit值的反值,即原trimming bit值为“1”的情况下,同时写入其反值“0”;在读出数据时可进行读出后的相互比较验证。
技术研发人员:傅俊亮
受保护的技术使用者:上海华虹宏力半导体制造有限公司
技术研发日:2021.03.31
技术公布日:2021.07.13
本文用于企业家、创业者技术爱好者查询,结果仅供参考。