技术特征:
1.一种静态随机存取存储器(sram)器件,包括:
第一存储器阵列,包括多个存储器单元,每个存储器单元包括连接至位线的具有第一阈值电压的第一传输门晶体管;
第二存储器阵列,包括多个存储器单元,每个存储器单元包括连接至所述位线的具有第二阈值电压的第二传输门晶体管;以及
外围输入输出(i/o)电路,连接至所述位线;
其中,所述第一存储器阵列位于所述外围输入输出电路和所述第二存储器阵列之间。
2.根据权利要求1所述的静态随机存取存储器器件,其中,所述第一阈值电压大于所述第二阈值电压。
3.根据权利要求2所述的静态随机存取存储器器件,其中,条单元将所述第一存储器阵列与所述第二存储器阵列分隔开。
4.根据权利要求3所述的静态随机存取存储器器件,其中,所述第一存储器阵列包括第一子阵列和通过条单元与所述第一子阵列分隔开的第二子阵列,其中,所述第二存储器阵列包括第三子阵列和和通过条单元与所述第三子阵列分隔开的第四子阵列。
5.根据权利要求3所述的静态随机存取存储器器件,还包括:
写入电流跟踪单元的列,每个跟踪单元设置在所述第一存储器阵列和所述第二存储器阵列的行内。
6.根据权利要求5所述的静态随机存取存储器器件,其中,设置在所述第一存储器阵列内的跟踪单元具有第一跟踪阈值电压,并且设置在所述第二存储器阵列内的跟踪单元具有第二跟踪阈值电压。
7.根据权利要求6所述的静态随机存取存储器器件,其中,所述第一跟踪阈值电压大于所述第二跟踪阈值电压。
8.根据权利要求1所述的静态随机存取存储器器件,还包括:
第三存储器阵列,包括多个存储器单元,每个存储器单元包括连接至所述位线的具有第三阈值电压的第三传输门晶体管;
其中,所述第一存储器阵列和所述第二存储器阵列位于所述外围输入输出电路和所述第三存储器阵列之间。
9.一种静态随机存取存储器(sram)器件,包括:
第一存储器阵列,包括连接至位线的多个存储器单元,所述多个存储器单元中的每个具有第一阈值电压;
第二存储器阵列,包括连接至所述位线的多个存储器单元,所述多个存储器单元中的每个具有第二阈值电压;
外围输入输出(i/o)电路,连接至所述位线;
写入电流跟踪单元的列,每个跟踪单元设置在所述第一存储器阵列和所述第二存储器阵列的行内;
其中,所述第一存储器阵列位于所述外围输入输出电路和所述第二存储器阵列之间。
10.一种形成静态随机存取存储器(sram)器件的方法,包括:
提供包括多个存储器单元的第一存储器阵列,每个存储器单元包括具有第一阈值电压的第一传输门晶体管;
提供包括多个存储器单元的第二存储器阵列,每个存储器单元包括具有第二阈值电压的第二传输门晶体管;
将所述第一传输门晶体管耦合至位线,并且将所述第二传输门晶体管耦合至所述位线;
将外围输入输出(i/o)电路耦合至所述位线,其中,所述第一存储器阵列位于所述外围输入输出电路和所述第二存储器阵列之间;以及
提供写入电流跟踪单元的列,所述写入电流跟踪单元包括设置在所述第一存储器阵列的行内并且具有第一跟踪阈值电压的第一跟踪单元以及设置在所述第二存储器阵列的行内并且具有第二跟踪阈值电压的第二跟踪单元。
技术总结
静态随机存取存储器(SRAM)器件包括第一存储器阵列,该第一存储器阵列包括多个存储器单元,每个存储器单元包括连接至位线的具有第一阈值电压的第一传输门晶体管。SRAM器件还包括第二存储器阵列,该第二存储器阵列包括多个存储器单元,每个存储器单元包括连接至位线的具有第二阈值电压的第二传输门晶体管。SRAM器件还包括连接至位线的外围输入输出电路。SRAM器件还包括写入电流跟踪单元的列,每个跟踪单元设置在第一存储器阵列和第二存储器阵列的行内,其中第一存储器阵列位于外围输入输出电路和第二存储器阵列之间。本发明的实施例还涉及形成静态随机存取存储器器件的方法。
技术研发人员:赵威丞;藤原英弘;林志宇
受保护的技术使用者:台湾积体电路制造股份有限公司
技术研发日:2020.08.26
技术公布日:2021.07.20
本文用于企业家、创业者技术爱好者查询,结果仅供参考。