CAM器件及其操作方法与流程

技术特征：

1.一种cam器件的操作方法，其特征在于，包括：

s1、基于预设存储规则，将待搜索数据存储到所述cam器件的cam单元；

s2、将待查找数据转换为字线电压施加到所述cam单元的字线上；

s3、对所述待查找数据与所述待搜索数据进行匹配操作，以完成查找搜索过程；

其中，所述cam单元包括：

第一晶体管，以及

第二晶体管，与所述第一晶体管相邻，且基于源极-漏极连接的形式与所述第一晶体管串联；

其中，所述第一晶体管和第二晶体管为3dnandflash存储阵列中的存储单元，所述cam单元用于存储多比特数据。

2.根据权利要求1所述的操作方法，其特征在于，

所述预设存储规则为所述第一晶体管和第二晶体管的阈值电压组合和待搜索数据的逻辑值之间的存储逻辑关系。

3.根据权利要求1所述的操作方法，其特征在于，在所述步骤s1中，包括：

通过所述cam器件的位线、漏极选择线、字线、源极选择线和源线对所述cam器件施加存储电压，以通过擦除操作和编程操作，将待搜索数据存储到所述cam单元中。

4.根据权利要求3所述的操作方法，其特征在于，通过擦除操作和编程操作，将待搜索数据存储到所述cam单元中，包括：

对所述cam单元的第一晶体管或第二晶体管执行编程操作，以提升所述第一晶体管或第二晶体管的阈值电压；

对所述cam单元的第一晶体管或第二晶体管执行擦除操作，以降低所述第一晶体管或第二晶体管的阈值电压；

基于所述第一晶体管和所述第二晶体管的阈值电压组合，将对应的待搜索数据的逻辑值存储在所述cam单元中。

5.根据权利要求3所述的操作方法，其特征在于，

所述第一晶体管的阈值电压随存储的所述待搜索数据的逻辑值增大而减小；

所述第二晶体管的阈值电压随存储的所述待搜索数据的逻辑值增大而增大；

其中，所述第一晶体管靠近所述源极选择线，所述第二晶体管靠近所述漏极选择线。

6.根据权利要求1所述的操作方法，其特征在于，在所述步骤s2中，包括：

将待查找数据的逻辑值转换为第一字线电压施加到所述cam单元的第一字线上；以及

将待查找数据的逻辑值转换为第二字线电压施加到所述cam单元的第二字线上；

其中，所述第一字线连接所述第一晶体管的栅端，所述第二字线连接所述第二晶体管的栅端。

7.根据权利要求6所述的操作方法，其特征在于，

所述第一字线电压随所述待查找数据的逻辑值的增大而增大；

所述第二字线电压随所述待查找数据的逻辑值的增大而减小。

8.根据权利要求1所述的操作方法，其特征在于，在所述步骤s3中，包括：

对所述cam单元所在的单元串的漏极选择线和源极选择线同时施加高电压；

对被选中所述单元串的位线施加驱动电压，对其他未被选中的位线接地，以获取所述单元串对应的源线输出电流；

通过所述源线输出电流，确定所述待查找数据与所述待搜索数据的匹配操作。

9.根据权利要求8所述的操作方法，其特征在于，

所述源线输出电流为高时，所述第一晶体管和第二晶体管中均处于导通状态；

所述源线输出电流为低时，所述第一晶体管和第二晶体管中至少之一处于关断状态。

10.根据权利要求1所述的操作方法，其特征在于，所述cam单元所在的单元串中对应的位线与一个预充电压管连接，所述位线上串联一个灵敏放大器，其中，在所述步骤s3中，包括：

在所述单元串的对应字线、源极选择线和漏极选择线上施加低电压；

通过所述预充电压管将所述单元串的位线电压抬升至高电平；

在预充电压管关闭状态下，对所述单元串施加对应所述待查找数据的逻辑值的字线电压和源极选择线电压。

11.根据权利要求10所述的操作方法，其特征在于，在所述步骤s3中，还包括：

对被选中所述单元串的漏极选择线施加高电压，对其他未被选中的漏极选择线施加低电压；

通过所述灵敏放大器获取所述单元串的位线放电速率；

通过所述位线放电速率，确定所述待查找数据与所述待搜索数据的匹配操作。

12.根据权利要求11所述的操作方法，其特征在于，

所述位线放电速率为高时，所述第一晶体管和第二晶体管中均处于导通状态；

所述位线放电速率为低时，所述第一晶体管和第二晶体管中至少之一处于关断状态。

13.根据权利要求9或12所述的操作方法，其特征在于，

所述第一晶体管和第二晶体管均处于导通状态时，确定所述待查找数据与所述待搜索数据匹配；

所述第一晶体管和第二晶体管中至少之一处于关断状态时，确定所述待查找数据与所述待搜索数据不匹配。

14.一种cam器件，其特征在于，所述cam器件基于3dnandflash存储阵列实现，所述cam器件用于实现权利要求1-13中任一项所述的操作方法。

技术总结
本发明公开了一种CAM器件及其操作方法。其中，该CAM器件的操作方法，包括步骤S1‑S3。在步骤S1中，基于预设存储规则，将待搜索数据存储到CAM器件的CAM单元；在步骤S2中，将待查找数据转换为字线电压施加到CAM单元的字线上；在步骤S3中，对待查找数据与待搜索数据进行匹配操作，以完成查找搜索过程；其中，CAM单元包括第一晶体管和第二晶体管。第二晶体管与第一晶体管相邻，且基于源极‑漏极连接的形式与第一晶体管串联；其中，第一晶体管和第二晶体管为3D NAND FLASH存储阵列中的存储单元，CAM单元用于存储多比特数据。本公开实施例中基于3D NAND FLASH的CAM器件待机功耗极低，器件整体尺寸可以控制到更小，同时极大地提升了整个存储系统的数据容量。

技术研发人员：黄鹏;杨昊璋;康晋锋;韩润泽;项亚臣;刘晓彦;刘力锋
受保护的技术使用者：北京大学
技术研发日：2021.03.12
技术公布日：2021.07.23