一种抗单粒子加固的SRAM单元及SRAM器件的制作方法

技术特征：

1.一种抗单粒子加固的sram单元，其特征在于，包括：存储模块、传输模块和隔离模块，其中，

所述存储模块用于存储数据，其包括n型下拉单元和p型上拉单元；所述存储模块一端连接电源vdd，另一端与所述传输模块连接；

所述传输模块用于在读写操作中控制对所述存储模块进行访问；

所述隔离模块连接所述n型下拉单元和所述p型上拉单元，用于有效隔离nmos管和pmos管，以实现电路翻转加固。

2.根据权利要求1所述的抗单粒子加固的sram单元，其特征在于，所述n型下拉单元包括第一nmos晶体管n1和第二nmos晶体管n2，所述p型上拉单元包括第一pmos晶体管p1和第二pmos晶体管p2，其中，

所述第一nmos晶体管n1和所述第二nmos晶体管n2的源极接地，所述第一nmos晶体管n1的漏极和所述第二nmos晶体管n2的栅极共同连接第一节点a，所述第一nmos晶体管n1的栅极和所述第二nmos晶体管n2的漏极共同连接第二节点b；

所述第一pmos晶体管p1和所述第二pmos晶体管p2的源极连接电源vdd，所述第一pmos晶体管p1的漏极和所述第二pmos晶体管p2的栅极共同连接第三节点c，所述第一pmos晶体管p1的栅极和所述第二pmos晶体管p2的漏极共同连接第四节点d。

3.根据权利要求1所述的抗单粒子加固的sram单元，其特征在于，所述第一nmos晶体管n1和所述第二nmos晶体管n2的栅宽相同，所述第一pmos晶体管p1和所述第二pmos晶体管p2的栅宽相同。

4.根据权利要求2所述的抗单粒子加固的sram单元，其特征在于，所述传输模块包括第三nmos晶体管n3和第四nmos晶体管n4，其中，

所述第三nmos晶体管n3的源极连接第一位线bl，漏极连接所述第一节点a；

所述第四nmos晶体管n4的源极连接第二位线blb，漏极连接所述第二节点b；

所述第三nmos晶体管n3的栅极和所述第四nmos晶体管n4的栅极连接字线wl。

5.根据权利要求2所述的抗单粒子加固的sram单元，其特征在于，所述隔离模块包括第三pmos晶体管p3和第四pmos晶体管p4，其中，

所述第三pmos晶体管p3的漏极连接至所示第一节点a，源极连接至所述第三节点c；

所述第四pmos晶体管p4漏极连接至所示第二节点b，源极连接至所述第四节点d；

所述第三pmos晶体管p3的栅极和所述第四pmos晶体管p4的栅极接地。

6.根据权利要求1所述的抗单粒子加固的sram单元，其特征在于，所述第三pmos晶体管p3和第四pmos晶体管p4的尺寸相同。

7.根据权利要求1所述的抗单粒子加固的sram单元，其特征在于，所述第三pmos晶体管p3和第四pmos晶体管p4的栅宽相同，均为所述第一pmos晶体管p1或所述第二pmos晶体管p2栅宽的一半。

8.一种sram器件，其特征在于，包括多个如权利要求1-7任一项所述的抗单粒子加固的sram单元。

技术总结
本发明公开了一种抗单粒子加固的SRAM单元及SRAM器件，该SRAM单元包括存储模块、传输模块和隔离模块，其中，存储模块用于存储数据，其包括N型下拉单元和P型上拉单元；存储模块一端连接电源VDD，另一端与传输模块连接；传输模块用于在读写操作中控制对存储模块进行访问；隔离模块连接N型下拉单元和P型上拉单元，用于有效隔离NMOS管和PMOS管，以实现电路翻转加固。本发明通过在传统6T‑SRAM存储单元结构中的上拉单元和下拉单元之间增加额外的隔离单元，实现了SRAM单元中NMOS和PMOS的有效隔离，从而减缓了SRAM单元中单粒子瞬态的反馈，抑制单粒子翻转，有效提高SEU阈值，进而提高电路的工作稳定性和可靠性，能够满足空间应用需求。

技术研发人员：刘红侠;剧承远;韩婷婷;田密;朱伟强
受保护的技术使用者：西安电子科技大学
技术研发日：2021.03.16
技术公布日：2021.07.30