位线预充电技术的制作方法

位线预充电技术


背景技术：

1.本节旨在提供与理解本文所述的各种技术相关的信息。如本节的标题所暗示的，这是对相关技术的讨论，绝不应当暗示其是现有技术。一般来讲，相关技术可被认为是或可不被认为是现有技术。因此，应当理解，本节中的任何陈述均应按此意义来理解，并且不作为对现有技术的任何认可。
2.在常规计算架构中，一些双端口存储器设计利用可用8
‑
晶体管(8t)位单元(例如，在rf2设计中)或用6
‑
晶体管(6t)位单元(例如，在伪2p设计中)实现的1读取和1写入(1r1w)。rf2(8t)设计通常以显著较差的密度提供较快的性能，而伪2p设计通常以较低频率为代价提供高密度。另外，在一些情况下，rf2设计可允许读取操作和写入操作同时发生，而伪2p设计(ra2p)可利用顺序周期(例如，内部读取周期后接写入周期)进行操作。对于ra2p设计，可在两个gtp时钟脉冲(即，2个全局时序脉冲)之间保持分离时间以满足内部设置和一些关键裕度。因此，最终周期时间是影响性能的“读取 分离 写入”时间，并且遗憾的是，对于联网架构中的积极时序要求，对性能的负面影响是限制因素。因此，需要改善存储器设计中的内部设置时序。
附图说明
3.本文参考附图描述了各种技术的具体实施。然而，应当理解，附图仅示出了本文所述的各种具体实施，并且不旨在限制本文所述的各种技术的实施方案。
4.图1示出了根据本文所述的各种具体实施的存储器电路的图。
5.图2示出了根据本文所述的各种具体实施的切换波形的图。
6.图3示出了根据本文所述的各种具体实施的另一个切换波形的图。
7.图4示出了根据本文所述的各种具体实施的2输入复用器(mux_2)的输入
‑
输出(io)信号的真值表图。
8.图5示出了根据本文描述的各种具体实施的用于位线预充电的方法的图。
9.图6a至图6b示出了根据本文所述的各种具体实施的位线预充电电路的图。
10.图7a至图7c示出了根据本文描述的各种具体实施的位线预充电电路的各种其他图。
具体实施方式
11.本文所述的各种具体实施是指位线预充电方案和技术。例如，本文所述的各种方案和技术可提供具有1读取和1写入(1r1w)(诸如2端口(1r1w)存储器设计)的超快高密度多端口存储器设计。
12.为了克服常规存储器设计的缺陷，本文所述的各种方案和技术被配置为通过有效地利用分离时间并使用不需要与时钟再次混合的写入控制信号来改善时序。本文所述的各种方案和技术进行操作以确保在写入字线到达之前在位线上设置写入数据，由此使写入比单端口设计快得多，该单端口设计可能受到位线下拉斜率的限制。本文所述的各种方案和
技术利用允许相同单元用于单端口和伪双(1r/1w)存储器设计的新型修改。
13.在一些具体实施中，本文所述的各种方案和技术提供位线预充电电路，该位线预充电电路通过允许写入位线在其他位线被预充电时下拉来改善写入时间。本文所述的位线预充电电路不需要等待第二gtp时钟信号到达，并且本文所述的位线预充电电路还直接使用端口b列地址/gwen以便刚好在第一gtp时钟复位之后生成写入选择信号(yw和wclk信号)。另外，如本文所述，字线不改变，并且字线将在第二gtp时钟之后出现。一些修改是指gtp时钟用于单端口设计中的yw/wclk生成，而全局写入使能信号(gwen)将用于伪2端口(ra2p)设计。在一些情况下，即使当生成yw信号时在列地址(ca)信号之间可能存在一些竞争裕度时，其也不影响功能，因为字线保持断开。此外，在gtp时钟脉冲之间的“分离时间”期间，在未选择位线的预充电和选定位线的放电并行发生的情况下，位线可以在写入字线信号到达之前被拉低，这提供了显著的性能增益。
14.本文将参考图1至图7c详细描述位线预充电方案和技术的各种具体实施。
15.图1示出了根据本文所述的各种具体实施的存储器电路100的示意图。
16.在各种具体实施中，存储器电路100可被实现为具有各种集成电路(ic)部件的系统或设备，这些ic部件被布置和耦接在一起作为提供物理电路设计和相关结构的部分的组装或组合。在一些情况下，将存储器电路100设计、提供和构建为集成系统或设备的方法可涉及使用本文所述的各种ic电路部件，以便由此实现与其相关联的各种位线预充电方案和技术。存储器电路100可与单个芯片上的计算电路和相关部件集成，并且存储器电路100可在用于电子、移动和物联网(iot)应用(包括传感器节点)的嵌入式系统中实现。
17.如图1所示，存储器电路100可包括能够经由一个或多个字线(wl)和位线(bl/nbl)(包括未选择位线和选定位线)访问的位单元(bc)的一个或多个位单元阵列104a、104b。在一些情况下，位单元阵列104a、104b中的每个位单元(bc)能够经由字线(wl)的选定字线和位线(bl/nbl)的选定位线来选择。另外，位单元阵列104a、104b中的每个位单元(bc)可能以列和行布置，并且列可包括具有选定位线的选定列，并且列可包括具有未选择位线的未选择列。
18.存储器电路100可包括耦接到位单元阵列104a、104b中的位单元(bc)列的输入
‑
输出(io)电路(io_0、io_1、...、io_n)列的数量(n)。在一些情况下，每个io电路块(io_0、io_1、...、io_n)可包括预充电电路，该预充电电路被配置为在选定字线(wl)上的字线信号到达之前选择性地对未选择位线和选定位线预充电。预充电电路可被配置为在选定字线(wl)上的字线信号到达之前，在相同时钟周期期间的不同时间选择性地对未选择位线和选定位线预充电。在一些情况下，每个io电路块(io_0、io_1、...、io_n)可以被配置为提供对应的输出数据信号(q0、q1、...、qn)作为来自位单元阵列104a、104b中的每列的输出。
19.在一些具体实施中，选定位线可以对应于写入位线(wbl)，该写入位线在未选择位线由预充电电路预充电时放电。在一些情况下，在对未选择位线预充电时使选定位线放电可通过增加对于位单元阵列104a、104b中的选定位单元的写入操作的速度来改善写入时间。另外，在一些情况下，使选定位线放电和对未选择位线预充电可在相同时钟周期期间并行实现。另外，预充电电路可被配置为用第一预充电信号对选定位线进行预充电，并且预充电电路可被配置为用不同于第一预充电信号的第二预充电信号对未选择位线进行预充电。预充电电路连同与其相关的各个方面和特征将在本文中更详细地描述。
20.在一些具体实施中，存储器电路102可包括多输入复用器(mux)124，该多输入复用器具有用于接收第一输入数据信号(ina)的第一输入端口(端口a)和用于接收第二输入数据信号(inb)的第二输入端口(端口b)。mux 124可被配置为具有端口b输入锁存器的复用器。mux 124可被配置为基于复用器选择信号(portab_mux_sel)提供输出信号(mux_out)，其中基于portab_mux_sel信号，输出信号(mux_out)是端口a信号或端口b信号。在一些情况下，输出信号(mux_out)被提供给时钟信号生成电路120(其可为控制逻辑块(ctrl)的一部分)，时钟信号生成电路120向行解码器块(rowdec)中的字线驱动器(wld)提供数据信号。字线驱动器(wld)从时钟信号生成电路120接收数据信号，并且向位单元阵列104a、104b中的一行或多行位单元(bc)提供字线信号。另外，在一些情况下，mux 124可向一个或多个io电路块(io_0、io_1、...、io_n)提供输出信号(mux_out)，其中输出信号(mux_out)可用作预充电信号(prech<0:1>)、读取列选择信号(col_sel<0:1>read)、写入列选择信号(col_sel<0:1>write)、io写入列选择信号(io_col_sel<0:1>write)和io时钟信号(io_clk)中的一者或多者。
21.在一些具体实施中，如本文所述，位线预充电电路可被配置为选择性地对未选择位线和选定位线预充电以实现改善的性能和功能，使得未选择位线以及选定位线(其不应放电)在字线(wl)的到达之前被预充电。本文更详细地描述了与位线预充电电路相关联的各个方面和特征以及与其相关的技术。
22.图2示出了根据本文所述的各种具体实施的与预充电电路相关的切换波形200的时序图200。
23.如图2所示，切换波形202可包括在读取操作期间的与读取周期214相关联的读取脉冲(read)以及在写入操作期间的与写入周期214相关联的写入脉冲(write)。切换波形2020还示出了在预充电和放电周期218期间发生的预充电和放电操作(prech&disch)。在一些情况下，预充电和放电可在读取周期212和写入周期214之间的相同时间期间发生。如下文所述，预充电电路可被配置为用第一预充电信号对选定列中的选定位线进行预充电，并且预充电电路还可被配置为用不同于第一预充电信号的第二预充电信号对未选择列中的未选择位线进行预充电。
24.图3示出了根据本文所述的各种具体实施的与预充电电路相关的切换波形300的时序图302。
25.如图3所示，切换波形302可包括向预充电电路提供时钟脉冲的内部时钟信号(clk_int)。时钟脉冲(clk_int)的上升沿触发选定字线上的第一字线脉冲信号(wl)，并且在一些情况下，第一字线脉冲信号(wl)可被配置为触发未选择位线(prech<0>)和选定位线(prech<1>)的预充电和/或放电。例如，如图3所示，可以在第一脉冲和第二脉冲期间断开prech<0>信号，并且在这两个脉冲之间，可利用去激活prech<0>信号来实现未选择位线的预充电。另外，在一些情况下，如图3所示，可以在活动脉冲周期期间断开prech<1>信号，并且还可以利用活动prech<1>信号实现选定位线的预充电。在一些情况下，可以断开未选择位线的第一列选择信号(col_sel<0>)，并且还可以在未选择位线的预充电期间利用活动脉冲接通(激活)选定位线的另一个第二列选择信号(col_sel<1>)。另外，在这种情况下，在未选择位线的预充电期间，输入
‑
输出时钟信号(io_clk)可与第二列选择信号(col_sel<1>)同时接通(激活)。
26.在一些具体实施中，当第一时钟(clk_int)复位时，全局写入使能(gwen)信号切换。由于gwen切换是时钟信号，clk_int信号可用于生成写入选择信号(yw/wclk)而不是gtp信号，其可用于控制位线预充电信号。对于未选择列，预充电被接通，并且对于选定列，预充电被禁用。基于要写入的数据，位线(bl)或其互补位线(nbl)被拉低。在这种情况下，如果bl被拉低或反之亦然，则列选择信号和/或数据信息可用于对nbl预充电。本文更详细地描述了与位线预充电方案和技术相关联的另外方面、特征和行为以及与其相关的电路。
27.图4示出了根据本文描述的具体实施的参考2输入复用器(mux_2)的io信号的真值表402的图400。
28.如图4所示，真值表402可以指选定列连同相关联的预充电信号状态。例如，在第一时序周期期间，选定第一列(col_sel<0>)可以指第一预充电信号(prech<0>)的预充电信号状态断开，并且在相同的第一时序周期期间，选定第二列(col_sel<1>)可以指第二预充电信号(prech<1>)的预充电信号状态接通。否则，在另一种情况下，在第二时序周期期间，选定第一列(col_sel<0>)可以指第一预充电信号(prech<0>)的预充电信号状态接通，并且在相同的第二时序周期期间，选定第二列(col_sel<1>)可以具有第二预充电信号(prech<1>)的预充电信号状态断开。
29.图5示出了根据本文描述的各种具体实施的用于提供位线预充电技术的方法的图500。
30.应当理解，即使方法500指示特定的操作执行顺序，但在一些情况下，操作的各个特定部分也可能以不同的顺序并且在不同的系统上执行。在其他情况下，可以向方法500添加附加操作和/或步骤和/或从该方法省略附加操作和/或步骤。另外，方法500可在硬件和/或软件中实现。如果在硬件中实现，则方法500可用各种部件和/或电路来实现，如本文参考图1至图4和图6a至图7c所述。另外，如果在软件中实现，则方法500可以被实现为被配置用于提供位线预充电技术的程序和/或软件指令过程，如本文所述。另外，如果在软件中实现，则与实现方法500相关的指令可存储在存储器和/或数据库中。例如，计算机或具有处理器和存储器的各种其他类型的计算设备可被配置为执行方法500。
31.在各种具体实施中，方法500可以指将位线预充电电路设计、提供、构建和/或制造为集成电路、设备和/或电路的方法，其可以涉及使用本文所述的各种ic电路部件，以便由此实现与其相关联的位线预充电方案和技术。位线预充电电路可与单个芯片上的计算电路和各种相关部件集成，并且位线预充电电路还可以在用于各种电子、移动和物联网(iot)应用(包括传感器节点)的各种嵌入式系统中实现。
32.在框510处，方法500可提供能够经由字线和位线访问的位单元阵列。在一些情况下，位单元阵列中的每个位单元能够经由字线中的选定字线和位线中的选定位线来选择，并且位线可包括未选择位线。在一些情况下，位单元阵列可以被布置成列，其中列可以包括具有选定位线的选定列，并且其中列可以包括具有未选择位线的未选择列。
33.在框520处，方法500可在选定字线上的字线信号到达之前用第一预充电信号选择性地对选定位线进行预充电。另外，在框530处，方法500可在选定字线上的字线信号到达之前用第二预充电信号(其可不同于第一预充电信号)选择性地对未选择位线进行预充电。在一些情况下，在选定字线上的字线信号到达之前，可以在相同时钟周期期间的不同时间对选定位线和未选择位线预充电。另外，在其他情况下，选定位线可以对应于写入位线，该写
入位线在未选择位线由预充电电路预充电时放电。
34.在一些具体实施中，在对未选择位线预充电时使选定位线放电可以通过增加对于位单元阵列中的选定位单元的写入操作的速度来改善写入时间。另外，在一些情况下，使选定位线放电和对未选择位线预充电在相同时钟周期期间并行实现。另外，选定位线可用第一预充电信号来预充电，并且另外，未选择位线可用不同于第一位线信号的第二预充电信号来预充电。
35.在各种具体实施中，图6a至图6b和图7a至图7c中所示的位线预充电电路的示意图提供了可用于实现本文所述的各种方案和技术的逻辑的一些示例性实施方案。然而，存在用于实现类似逻辑的其他方式，并且因此，图6a至图6b和图7a至图7c所示的具体实施可能以各种其他方式实现，并且不应限于图6a至图6b和图7a至图7c的这些设计中所示的示意图。
36.图6a至图6b示出了根据本文描述的各种具体实施的位线预充电电路602a、602b的各种示意图。具体地讲，图6a示出了位线预充电电路602a的图600a，并且图6b示出了位线预充电电路602b的图600b。在一些具体实施中，位线预充电电路602a、602b可以形成为存储器电路的一部分，诸如具有一个或多个位单元阵列的图1的存储器电路100。另外，在一些情况下，图6a至图6b的位线预充电电路602a、602b可以指用于与一个或多个位单元阵列一起使用的多列位线预充电电路。
37.在各种具体实施中，位线预充电电路602a、602b可被实现为具有各种集成电路(ic)部件的系统或设备，这些ic部件被布置和耦接在一起作为提供物理电路布局设计和相关结构的部分的组装或组合。在一些情况下，将位线预充电电路602a、602b设计、提供和构建为集成系统或设备的方法可涉及使用本文所述的各种ic电路部件，以便由此实现与其相关联的各种位线预充电方案和技术。位线预充电电路602a、602b可与单个芯片上的计算电路和相关部件集成，并且位线预充电电路602a、602b可以在用于电子、移动和物联网(iot)应用(包括传感器节点)的各种嵌入式系统中实现。
38.如图6a所示，位线预充电电路602a可以耦接到位线(bl0、nbl0)，并且还可以经由位线(bl0、nbl0)耦接到以列和行布置的存储器单元(或位单元)阵列。例如，存储器单元(或位单元)阵列和位线(bl0、nbl0)可以对应于图1中的位单元阵列104a、104b和位线(bl、nbl)。参考图6a，位线预充电电路602a可以指位单元阵列中的未选择列(pch_0)，其中未选择列可以包括耦接到未选择位线的未选择存储器单元(或位单元)。
39.在一些具体实施中，如图6a所示，位线预充电电路602a可以包括被布置和配置为对一个或多个位线(bl0、nbl0)预充电的多个晶体管(例如，t0、t1、t2、t3、t4、t5、t6、t7、t8、t9、t10)。例如，晶体管(t0)可耦接在电压源(vdd)和晶体管(t2)之间，并且晶体管(t0)可用第一标头信号(hdr_n0)激活。另外，晶体管(t1)可耦接在电压源(vdd)和晶体管(t3)之间，并且晶体管(t1)可用第二标头信号(hdr_n1)激活。晶体管(t2)可耦接在晶体管(t0)与晶体管(t5)之间，并且晶体管(t2)可用第一预充电信号(prech_n0)激活，该第一预充电信号可指未选择列(pch_0)的第一列选择信号。另外，晶体管(t3)可耦接在晶体管(t1)与晶体管(t6)之间，并且晶体管(t1)也可用第一预充电信号(prech_n0)激活，该第一预充电信号可指未选择列(pch_0)的第一列选择信号。另外，在一些情况下，晶体管(t4)可耦接在晶体管(t2、t3)的输出端子之间，并且在该情况下，晶体管(t4)也可用第一预充电信号(prech_n0)
激活。
40.此外，在一些具体实施中，如图6a所示，晶体管(t5)可以耦接在晶体管(t2)和读取数据线(rdl)之间，并且晶体管(t5)可以用读取选择信号(yrsn0)激活。另外，晶体管(t6)可耦接在晶体管(t3)与作为rdl的互补的另一个读取数据线(rdln)之间，并且晶体管(t6)可用读取选择信号(yrsn0)激活。晶体管(t7)可与晶体管(t9)并联耦接在节点(n0)处的第一位线(bl0)与写入数据线(wdl)之间，其中节点(n0)处的第一位线(bl0)也耦接到晶体管(t2、t4、t5)。在这种情况下，晶体管(t7)可用写入选择信号(nyws0)激活，并且晶体管(t9)也可用另一个写入选择信号(yws0)激活，该另一个写入选择信号是nyws0的互补。另外，晶体管(t8)可与晶体管(t10)并联耦接在节点(n1)处的第二位线(nbl0)与另一个写入数据线(wdln)之间，其中节点(n1)处的第二位线(nbl0)也耦接到晶体管(t3、t4、t6)并且写入数据线wdln是wdl的互补。另外，晶体管(t8)可用写入选择信号(nyws0)激活，并且晶体管(t10)也可用写入选择信号(yws0)激活。
41.在一些具体实施中，参考未选择列(pch_0)的第一列选择信号，当被激活时，晶体管(t8)可以经由节点(n1)向第二位线(nbl0)提供第一写入信号(nyw0)。否则，在一些其他具体实施中，当被激活时，晶体管(t10)可经由节点(n1)向第二位线(nbl0)提供第二写入信号(yw0)。在这种情况下，第二写入信号(yw0)与第一写入信号(nyw0)互补。
42.如图6b所示，位线预充电电路602b可以耦接到位线(bl0、nbl0)，并且还可以经由位线(bl0、nbl0)耦接到以列和行布置的存储器单元(或位单元)阵列。例如，存储器单元(或位单元)阵列和位线(bl0、nbl0)可以对应于图1中的位单元阵列104a、104b和位线(bl、nbl)。参考图6b，位线预充电电路602b可以指位单元阵列中的选定列(pch_1)，其中选定列可以包括耦接到选定位线的选定存储器单元(或位单元)。在这种情况下，选定列(pch_1)可以包括能够经由选定字线(wl)和选定位线(bl0或nbl0)来选择的选定存储器单元(或位单元)。
43.在一些具体实施中，如图6b所示，位线预充电电路602b可以包括多个晶体管(例如，t0、t1、t2、t3、t4、t5、t6、t7、t8、t9、t10)，这些晶体管被布置和配置为以如图6a的位线预充电电路602a所示的方式对一个或多个位线(bl0、nbl0)预充电。然而，在一些情况下，如参考图6b所示，可以使用选定列(pch_1)的第二列选择信号。在这种情况下，晶体管(t2、t3、t4)可以用第二预充电信号(prech_n1)激活，该第二预充电信号可以是指选定列(pch_1)的第二列选择信号。另外，参考选定列(pch_1)的第二列选择信号，当被激活时，晶体管(t8)可以经由节点(n1)向第二位线(nbl0)提供第三写入信号(nyw1)。否则，在一些其他情况下，当被激活时，晶体管(t10)可经由节点(n1)向第二位线(nbl0)提供第四写入信号(yw1)。在这种情况下，第四写入信号(yw1)与第三写入信号(nyw1)互补。
44.在一些具体实施中，参考图6a至图6b，预充电电路602a、602b可被配置为在选定字线(wl)上的字线信号到达之前选择性地对选定位线和未选择位线预充电。参考图6a，预充电电路602a可被配置为用预充电信号(prech_n0)对未选择列(pch_0)中的未选择位线进行预充电。参考图6b，预充电电路602b可被配置为用预充电信号(prech_n1)对选定列中的选定位线(pch_1)进行预充电。另外，预充电电路602a、602b可被配置为在选定字线(wl)上的字线信号到达之前，在相同时钟周期期间的不同时间选择性地对选定位线和未选择位线预充电。选定位线可以对应于写入位线(wbl)，该写入位线在未选择位线由预充电电路602a、
602b预充电时放电。在一些情况下，在对未选择位线预充电时使选定位线放电可以例如通过增加对于位单元阵列中的选定位单元的写入操作的速度来改善写入时间。另外，使选定位线放电和对未选择位线预充电可以在相同时钟周期期间并行地实现，并且施加到未选择列(pch_0)的第一预充电信号(prech_0)可以不同于施加到选定择列(pch_1)的第二预充电信号(prech_1)。
45.图7a至图7c示出了根据本文描述的各种具体实施的位线预充电电路702a、702b、702c的各种示意图。具体地讲，图7a示出了位线预充电电路702a的图700a，图7b示出了位线预充电电路702b的图700b，并且图7c示出了位线预充电电路702c的图700c。
46.在一些具体实施中，位线预充电电路702a、702b、702c可被实现为具有各种集成电路(ic)部件的系统或设备，这些ic部件被布置和耦接在一起作为提供物理电路布局设计和相关结构的部分的组装或组合。在一些情况下，将位线预充电电路702a、702b、702c设计、提供和构建为集成系统或设备的方法可涉及使用本文所述的各种ic电路部件，以便由此实现与其相关联的各种位线预充电方案和技术。位线预充电电路702a、702b、702c可与单个芯片上的计算电路和相关部件集成，并且位线预充电电路702a、702b、702c可以在用于电子、移动和物联网(iot)应用的嵌入式系统中实现。
47.如图7a所示，位线预充电电路702a可以耦接到位线(bl0、nbl0)，并且还可以经由位线(bl0、nbl0)耦接到以列和行布置的存储器单元(或位单元)阵列。例如，存储器单元(或位单元)阵列和位线(bl0、nbl0)可以对应于图1中的位单元阵列104a、104b和位线(bl、nbl)。参考图7a，位线预充电电路702a可以指位单元阵列中的未选择列(pch_0)或选定列(pch_1)，其中选定列可以包括耦接到选定位线的选定存储器单元(或位单元)。在一些情况下，未选择列(pch_0)可以包括未选择存储器单元(或位单元)。在其他情况下，选定列(pch_1)可以包括能够经由选定字线(wl)和选定位线(bl0或nbl0)来选择的选定存储器单元(或位单元)。
48.在一些具体实施中，如图7a所示，位线预充电电路702a可以包括晶体管(例如，t0、t1、t2、t3、t4、t5、t6、t9、t10)，这些晶体管被布置和配置为以如图7a的位线预充电电路702a所示的方式对一个或多个位线(bl0、nbl0)预充电。在各种情况下，可以使用两个列选择信号(pch_0、pch_1)。在这种情况下，晶体管(tp)可用预充电信号(prech_n1)激活，该预充电信号是指选定列(pch_1)的列选择信号。另外，晶体管(t2、t3、t4)可用预充电信号(prech_n0)激活，该预充电信号是指未选择列(pch_0)的列选择信号。参考列选择信号(pch_0、pch_1)，当被激活时，晶体管(t10)可以经由节点(n1)向第二位线(nbl0)提供写入信号(yw0)。
49.如图7b所示，位线预充电电路702b可以耦接到位线(bl0、nbl0)，并且还可以经由位线(bl0、nbl0)耦接到以列和行布置的存储器单元(或位单元)阵列。例如，存储器单元(或位单元)阵列和位线(bl0、nbl0)可以对应于图1中的位单元阵列104a、104b和位线(bl、nbl)。参考图7b，位线预充电电路702b可以指位单元阵列中的列信号(pch)，其中未选择/选定列可以指耦接到选定位线的未选择存储器单元或选定存储器单元(或位单元)。另外，在一些情况下，位线预充电电路702b可以利用数据信号(data、ndata)作为内部激活信号。
50.在一些具体实施中，如图7b所示，位线预充电电路702b可以包括多个晶体管(例如，t0、t1、t2、t3、t4a、t4b、t5、t6、t9、t10)，这些晶体管被布置和配置为对一个或多个位线
(bl0、nbl0)预充电，如位线预充电电路702b所示。在一些情况下，可使用列信号(pch)，并且在该情况下，可利用列信号(pch)激活晶体管(t0、t1)。另外，晶体管(t2、t3)可用写入选择信号(yw0)激活，并且晶体管(t4a、t4b)可用数据信号(ndata、data)激活。在一些情况下，当被激活时，晶体管(t10)可经由节点(n1)向第二位线(nbl0)提供写入信号(yw0)。
51.如图7c所示，位线预充电电路702c可以耦接到位线(bl0、nbl0)，并且还可以经由位线(bl0、nbl0)耦接到以列和行布置的存储器单元(或位单元)阵列。例如，存储器单元(或位单元)阵列和位线(bl0、nbl0)可以对应于图1中的位单元阵列104a、104b和位线(bl、nbl)。参考图7c，位线预充电电路702c可以指位单元阵列中的列信号(pch)，其中未选择/选定列可以指耦接到选定位线的未选择存储器单元或选定存储器单元(或位单元)。另外，在一些情况下，位线预充电电路702c可以利用数据信号(data、ndata)作为内部激活信号。
52.在一些具体实施中，如图7c所示，位线预充电电路702c可以包括多个晶体管(例如，t0、t1、t2、t3、t4a、t4b、t5、t6、t9、t10)，这些晶体管被布置和配置为对一个或多个位线(bl0、nbl0)预充电，如位线预充电电路702c所示。在一些情况下，可使用列信号(pch)，并且在该情况下，可利用列信号(pch)激活晶体管(t0、t1)。另外，晶体管(t2、t3)可用写入选择信号(yw0)激活，并且晶体管(t4a、t4b)可在通过对应反相器(i0、i1)反转之后用数据信号(ndata、data)激活。另外，当被激活时，晶体管(t10)可经由节点(n1)向第二位线(nbl0)提供写入信号(yw0)。
53.应当旨在的是，权利要求的主题不限于本文提供的具体实施和图示，而是包括根据权利要求的那些具体实施的修改形式，包括具体实施的部分和不同具体实施的元素的组合。应当理解，在任何此类具体实施的开发中，如在任何工程或设计项目中，应作出许多具体实施特定的决策以实现开发者的特定目标，诸如符合系统相关和业务相关的约束，这些约束可能在不同具体实施之间变化。此外，应当理解，此类开发工作可能是复杂且耗时的，但是尽管如此，对于受益于本公开的普通技术人员而言，这仍然是设计、制造和制造的常规任务。
54.已经详细地参考了各种具体实施，其示例在附图和图示中示出。在以下具体描述中，阐述了许多具体细节以提供对本文提供的公开内容的透彻理解。然而，可以在没有这些具体细节的情况下实践本文提供的公开内容。在一些其他情况下，没有详细描述熟知的方法、规程、部件、电路和网络，以便不会不必要地模糊实施方案的细节。
55.本文描述了设备的各种具体实施。该设备可包括位单元阵列，该位单元阵列能够经由字线以及包括未选择位线和选定位线的位线访问。该位单元阵列中的每个位单元能够经由该字线的选定字线和该位线的该选定位线来选择。该设备可包括预充电电路，该预充电电路被配置为在该选定字线上的字线信号到达之前选择性地对该未选择位线和该选定位线预充电。
56.本文描述了存储器电路的各种具体实施。存储器电路可包括以列和行布置的存储器单元阵列。列可包括选定列和未选择列。选定列可包括能够经由选定字线和选定位线来选择的选定存储器单元。未选择列可包括耦接到未选择位线的未选择存储器单元。存储器电路可包括预充电电路，该预充电电路在选定字线上的字线信号到达之前选择性地对选定位线和未选择位线预充电。预充电电路可被配置为用第一预充电信号对选定列中的选定位线进行预充电。预充电电路可被配置为用第二预充电信号对未选择列中的未选择位线进行
预充电。
57.本文描述了方法的各种具体实施。该方法可包括提供能够经由字线和位线访问的位单元阵列。位单元阵列中的每个位单元能够经由字线中的选定字线和位线中的选定位线来选择，并且位线可包括未选择位线。该方法可包括在选定字线上的字线信号到达之前选择性地对选定位线和未选择位线预充电。
58.还应当理解，虽然术语“第一”、“第二”等在本文中可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，第一元件可被称为第二元件，并且类似地，第二元件可被称为第一元件。第一元件和第二元件分别均为元件，但它们不被认为是相同的元件。
59.在本文提供的本公开的描述中使用的术语是为了描述特定具体实施的目的，并且不旨在限制本文提供的公开内容。如本文中提供的公开内容和所附权利要求的描述中使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另有明确指示。如本文所用，术语“和/或”是指并涵盖相关联的列出项目中的一者或多者的任何和所有可能组合。当在本说明书中使用时，术语“包括”、“包含”和/或“含有”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或它们的组的存在或添加。
60.如本文所用，根据上下文，术语“如果”可被解释为意指“当...时”或“在...时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定...”或“如果检测到[所述条件或事件]”可被解释为意指“在确定...时”或“响应于确定...”或“在检测到[所述条件或事件]时”或“响应于检测到[所述条件或事件]”。术语“上”和“下”；“上部”和“下部”；“向上”和“向下”；“在...下方”和“在...上方”；以及指示给定点或元件上方或下方的相对位置的其他类似术语可与本文所述的各种技术的一些具体实施结合使用。
[0061]
虽然前述内容涉及本文所述的各种技术的具体实施，但是可根据本文的公开内容想出其他和另外的具体实施，本文的公开内容可由所附权利要求书确定。
[0062]
虽然以特定于结构特征和/或方法动作的语言描述了本主题，但应当理解，所附权利要求书中限定的主题不一定限于上述特定特征或动作。相反，上述的具体特征和动作被公开为实现权利要求书的示例性形式。