一种CMOS全集成电磁检测的射频前端传感器的制作方法

一种cmos全集成电磁检测的射频前端传感器
技术领域
1.本发明涉及集成电路领域，具体涉及一种cmos全集成电磁检测的射频前 端传感器。


背景技术：

2.在射频前端系统中，系统稳定性是设计者需要考虑的问题。但在实际使用 中芯片信号泄露带来的通道间的干扰是影响射频系统指标的重要因素。来自功 率放大器的发射信号泄露会干扰到接收信号，使射频接收机系统的通道隔离度 变差。这个问题在芯片使用过程中都会影响芯片性能。在传统射频芯片测试中， 扎针，探针台的使用过于复杂，且成本较高。本发明主要为了解决传统的射频 系统中面临的隔离度检测复杂的问题，利用cmos工艺，设计了一款集成电磁 传感器电路，将对电流的检测转换为对电磁的检测，能够实现较小的功耗和面 积，达到较低的成本。
3.采用双极型工艺设计集成电路，具有噪声小、失调电压小的优点，但在消 除因晶体管不匹配而导致的失调电压时，会使得bipolar传感器的外部信号处理 电路的结构不简单，从而使得芯片面积增大，而造成生产成本不低，且双极型 工艺通常会有较难以实现的逻辑功能。而cmos工艺具有集成度高和功耗低的 优点，从而cmos传感器可实现的功能就会更多，从而与市场发展的需求比较 贴合，但应用cmos工艺设计集成电路过程中，也会有较明显的不足，比如 cmos霍尔传感器的失调电压和噪声就相对严重，有效霍尔信号容易被其所影 响，从而严重影响了霍尔传感器的性能，且基于cmos工艺的霍尔传感器的灵 敏度明显低于双极型工艺制造的霍尔传感器，而灵敏度又是衡量霍尔传感器性 能优劣的一项尤为重要的参数，当灵敏度不高就会使得霍尔传感器在检测微弱 磁场变化时，输出精度不高，从而使得霍尔传感器的应用场合明显减少。


技术实现要素：

4.针对现有技术中的上述不足，本发明提供了一种cmos全集成电磁检测的 射频前端传感器。
5.为了达到上述发明目的，本发明采用的技术方案为：
6.一种cmos全集成电磁检测的射频前端传感器，包括霍尔传感器、旋转电 流电路、仪表运算放大器、低通滤波器和时钟处理电路，其中，
7.所述旋转电流电路用于消除所述霍尔传感器的电磁感应失调；
8.所述仪表运算放大器用于提高电路的带负载能力；
9.所述低通滤波器用于实现电路的rc低通滤波；
10.所述时钟处理电路用于输出高电平不重叠的波形的时钟，防止旋转电流电 路中开关的同时导通产生的影响。
11.上述方案的有益效果是，本发明将对射频通道间隔离度的检测转换为对泄 露信号的电磁场强弱进行检测，可以间接测量射频通道间隔离度的，实现高精 度的磁场检测，
同时适用于对功耗要求严格的射频前端电路。
12.进一步的，所述霍尔传感器为四电极对称结构，包括对称电极h1与h3、 h2和h4，当处于工作状态时，其处于对称位置的对称电极h1与h3、h2和 h4分别作为输入端偏置电极以及输出端探测电极。
13.上述进一步方案的有益效果是，四个电极两两高度对称，可以保证当偏置 电极和探测电极两两交换后，器件仍保持高度的对称性、一致性，有利于失调 的减小。
14.进一步的，所述旋转电流电路包括为两相旋转电流电路，包括第一时钟互 补信号控制开关s1和第二时钟互补信号控制开关s2，工作状态中，当s1闭合、 s2断开时，电流从霍尔传感器的电极h1端流向电极h3端，并在电极h2端和 电极h4端输出高频电压信号；当s1断开、s2闭合时，电流从电极h2端流向 电极h4端，并在电极h1端和电极h3端输出失调的低频电压信号，所述旋转 电流电路输出为两路，分别连接所述仪表运算放大器的输入。
15.上述进一步方案的有益效果是，利用旋转电流电路消除霍尔元件的失调。
16.进一步的，当s1闭合、s2断开时，控制时钟周期为clk，输出的感应电 压表示为：
[0017][0018]
当s1断开、s2闭合时，输出的感应电压表示为：
[0019][0020]
其中，v
o
为输出的感应电压，v
h1
～v
h4
为电极h1端到电极h4端输出感应 电势，和为电极输出的包含低频失调的电压，δr为对角电极之间存在电 阻，v
δr
为低频失调电压信号，v
h
为输出的不含失调的感应电压。
[0021]
上述进一步方案的有益效果是，将感应电压被斩波成幅度为v
h
，周期为输 入时钟信号的周期性信号，失调为低频信号。
[0022]
进一步的，所述仪表运算放大器包括前级放大电路、解调器以及单位增益 运放电路，其中，所述旋转电流电路的输出依次通过所述前级放大电路、解调 器以及单位增益运放电路输出至所述低通滤波电路。
[0023]
上述进一步方案的有益效果是，经过运放输出的信号被仪表运放放大后， 通过运放和单位增益间的解调器变成低频信号，把噪声、cmos元件及运放失 调调制到高频。
[0024]
进一步的，所述前级放大电路包括第一运算放大器a1、第二运算放大器 a2以及输入反馈电阻r1、r2和r3，其中，所述第一运算放大器a1的同相端 连接接所述旋转选择电路的一路输入，反相端通过输入反馈电阻r1与第二运算 放大器a2的同相端相连并通过输入反馈电阻r2连接所述解调器；所述第二运 算放大器a2的反相端连接所述旋转电流电路的另一路输出，同相端通过输入反 馈电阻r3连接所述解调器；所述第一运算放大器a1和第二运算放大器a2的 输出端均连接至所述解调器。
[0025]
上述进一步方案的有益效果是，为解调器提供高共模抑制比及低噪声低失 调的信号。
[0026]
进一步的，所述解调器包括开关s1b和s2b，其解调工作状态为：
[0027]
当开关s1b打开时，输入：
[0028]
vin
p
‑
vin
n
＝a(v
h
‑
v
δr
v
os
)；
[0029]
输出为：
[0030]
vout
p
‑
vout
n
＝a(v
h
‑
v
δr
v
os
)＝av
h
‑
a(v
δr
‑
v
os
)
[0031]
当开关s2b打开时，输入为：
[0032]
vin
p
‑
vin
n
＝a(
‑
v
h
‑
v
δr
v
os
)；
[0033]
输出为：
[0034]
vout
p
‑
vout
n
＝a(v
h
v
δr
‑
v
os
)＝av
h
a(v
δr
‑
v
os
)；
[0035]
其中，a为解调器前端放大器的增益，vin
n
和vin
p
为解调器的输入信号， vout
n
和vout
p
为解调器的输出信号，v
h
为输出的不含失调的感应电压，v
os
为噪 声信号。
[0036]
上述进一步方案的有益效果是，经过a1、a2放大后，解调器将旋转电流 电路输出的高频信号调制为低频，同时将失调调制为高频。
[0037]
进一步的，所述单位增益放大器包括第三运算放大器a3、输出反馈电阻r6、 r7、r8和r9，其中，所述第三运算放大器的输入端分别接入所述解调器的输 出端，输出端通过电阻r9输出至所述低通滤波器。
[0038]
上述进一步方案的有益效果是，提高电路的负载能力。
[0039]
进一步的，所述低通滤波器为rc低通滤波器，包括电阻r10和电容c1， 其中，电阻r10的一端连接所述单位增益放大器的输出端，另一端作为所述 cmos全集成电磁检测的射频前端传感器的输出端，并通过电容c1接地。
[0040]
上述进一步方案的有益效果是，输出经过低通滤波器，所得信号即为所含 失调很小的感应信号。
附图说明
[0041]
图1为本发明一种cmos全集成电磁检测的射频前端传感器结构示意图。
[0042]
图2为本发明一种cmos全集成电磁检测的射频前端传感器电路原理图。
[0043]
图3为本发明cmos线性霍尔传感器件结构示意图。
[0044]
图4为本发明时钟处理电路原理图。
具体实施方式
[0045]
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理 解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的 普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精 神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保 护之列。
[0046]
一种cmos全集成电磁检测的射频前端传感器，如图1所示，包括霍尔传 感器、旋转电流电路、仪表运算放大器、低通滤波器和时钟处理电路，其中，
[0047]
所述旋转电流电路用于消除所述霍尔传感器的电磁感应失调；
[0048]
所述仪表运算放大器用于提高电路的带负载能力；
[0049]
所述低通滤波器用于实现电路的rc低通滤波；
[0050]
所述时钟处理电路用于输出高电平不重叠的波形的时钟，防止旋转电流电 路中开关的同时导通产生的影响。
[0051]
本发明的目的是检测射频前端芯片的隔离度，将对射频通道间隔离度的检 测转换为对泄露信号的电磁场强弱进行检测，间接测量了射频通道间隔离度， 其中电磁传感采
用线性霍尔电磁传感器，设计了低噪声仪表放大器作为后级处 理电路。
[0052]
如图3所示，所述霍尔传感器为四电极对称结构，包括对称电极h1与h3、 h2和h4，当处于工作状态时，其处于对称位置的对称电极h1与h3、h2和 h4分别作为输入端偏置电极以及输出端探测电极。
[0053]
四个电极两两高度对称，可以保证当偏置电极和探测电极两两交换后，器 件仍保持高度的对称性、一致性，有利于失调的减小。工作时h1
‑
h3电极作为 偏置电极，是输入端，h2
‑
h4电极作为探测电极，是输出端，用来探测垂直于 器件表面的磁场，或者反过来。水平霍尔器件有源区的厚度方向与磁场方向平 行，从霍尔电压公式可以看到随着该方向厚度的降低，器件霍尔电压以及电流 相关灵敏度会有所提高。采用重掺杂的n
‑
well作为器件的有源区，高掺杂的n 作为器件的四个电极。用一层p型掺杂区来覆盖器件的有源区，减少闪烁噪声 和表面损耗。由于cmos传感器与cmos工艺兼容，本设计可以将霍尔电磁感 应器与信号调理电路集成在一个芯片上，形成一个片上系统，这样减小了面积， 也节约了成本。
[0054]
如图2所示为本发明电路原理，旋转电流电路交替给电磁感应器件提供电 流，所以输出的信号也是交替输出，为高频信号。但由于器件本身的直流失调 与偏置电流无关，所以输出的失调是低频信号，经过a1、a2放大后，解调器 将旋转电流电路输出的高频信号调制为低频，同时将失调调制为高频，a3为单 位增益运放，提高电路的带负载能力，a1、a2、a3共同组成了仪表放大器。输 出经过低通滤波器，所得信号即为所含失调很小的感应信号，具体而言，
[0055]
所述旋转电流电路包括为两相旋转电流电路，包括第一时钟互补信号控制 开关s1和第二时钟互补信号控制开关s2，工作状态中，当s1闭合、s2断开时， 电流从霍尔传感器的电极h1端流向电极h3端，并在电极h2端和电极h4端输 出高频电压信号；当s1断开、s2闭合时，电流从电极h2端流向电极h4端， 并在电极h1端和电极h3端输出失调的低频电压信号，所述旋转电流电路输出 为两路，分别连接所述仪表运算放大器的输入。
[0056]
本发明选用的两相旋转电流，s2和s1为时钟互补信号控制的开关，控制时 钟由图4给出。其工作方式为当s2关断，电流由图3的h1端流向h3端，如 果器件没有任何失调，将会在h2和h4端输出感应感应电压v
h
：
[0057]
v
h
＝v
h2
‑
v
h4
＝0
ꢀꢀꢀ
(5)
[0058]
但是往往存在一定的偏差，实际无磁场穿过时，输出不为零。假设磁场垂 直向内穿过器件，s2关断，由于h2和h4端处存在电阻δr，导致h2点电位大 于当磁场穿过平面时电流由h1流向h3端，在洛伦兹力的作用下，产生感 应电压：
[0059][0060]
所以，当s1闭合时，v
o
为v
h
‑
v
δr
，当s2闭合时，v
o
为
‑
v
h
‑
v
δr
。这样 霍尔感应电压被斩波成幅度为v
h
、周期为clk的周期性信号，失调为低频信号。
[0061]
当s1关断时，电流由h2端流向h4端，受磁场作用产生感应电势：
[0062][0063]
所以s2打开时v
o
为v
h
‑
v
δr
，s1打开时v
o
为
‑
v
h
‑
v
δr
。这样感应电压被 斩波成幅度为v
h
，周期为输入时钟信号的周期性信号，失调为低频信号。
[0064]
所述仪表运算放大器包括前级放大电路、解调器以及单位增益运放电路， 其中，所述旋转电流电路的输出依次通过所述前级放大电路、解调器以及单位 增益运放电路输出至所述低通滤波电路，具体而言，
[0065]
所述前级放大电路包括第一运算放大器a1、第二运算放大器a2以及输入 反馈电阻r1、r2和r3，其中，所述第一运算放大器a1的同相端连接接所述 旋转选择电路的一路输入，反相端通过输入反馈电阻r1与第二运算放大器a2 的同相端相连并通过输入反馈电阻r2连接所述解调器；所述第二运算放大器 a2的反相端连接所述旋转电流电路的另一路输出，同相端通过输入反馈电阻r3 连接所述解调器；所述第一运算放大器a1和第二运算放大器a2的输出端均连 接至所述解调器。
[0066]
所述解调器包括开关s1b和s2b，经过运放输出的霍尔信号被放大av倍 后，通过如图2解调器变成低频信号，把噪声、霍尔元件及运放失调调制到高 频。其工作原理为，当开关s1b打开时，输入：
[0067]
vin
p
‑
vin
n
＝a(v
h
‑
v
δr
v
os
)；
[0068]
输出为：
[0069]
vout
p
‑
vout
n
＝a(v
h
‑
v
δr
v
os
)＝av
h
‑
a(v
δr
‑
v
os
)
[0070]
当开关s2b打开时，输入为：
[0071]
vin
p
‑
vin
n
＝a(
‑
v
h
‑
v
δr
v
os
)；
[0072]
输出为：
[0073]
vout
p
‑
vout
n
＝a(v
h
v
δr
‑
v
os
)＝av
h
a(v
δr
‑
v
os
)；
[0074]
所以开关s1b和开关s2b交替打开时，经过解调的霍尔信号恢复成低频信 号幅值为av
h
，而霍尔元件及运放的失调被斩波成与时钟相关的高频信号，幅 度为a(v
δr
‑
v
os
)。其中a为解调器前端放大器的增益，vin
n
和vin
p
为解调器的输 入信号，vout
n
和vout
p
为解调器的输出信号。v
h
为输出的不含失调的感应电压。v
os
为噪声信号，其中开关控制频率与旋转电流控制电路频率相同。
[0075]
所述单位增益放大器包括第三运算放大器a3、输出反馈电阻r6、r7、r8 和r9，其中，所述第三运算放大器的输入端分别接入所述解调器的输出端，输 出端通过电阻r9输出至所述低通滤波器。
[0076]
由于三运放结构相比电流模及电流反馈的形式的仪表运放，结构更为简单 并具有高共模抑制比、低噪声的优点。且本发明的结构电路是针对cmos器件， 需要高的共模抑制比的同时要求更低的噪声及失调，所以本发明采用三运放结 构。在设计时经常使输出级运放的反馈电阻与输入级反馈电阻r2、r3相等，也 就是说输出增益为1，所以该电路的闭环增益a
d
为：
[0077][0078]
在本设计中通常为了简便，以及考虑到匹配把r2、r3阻值设置成相等，这 样通过调节r1以及r2、r3就可以控制仪表运放的增益。理想条件下，输入级 完全匹配采用相同运放，假设图中运放均为理想运放，可计算共模增益a
c
为：
[0079]
[0080]
如图4所示为本发明时钟电路结构示意图，由环形振荡器产生内部时钟信 号，经过非交叠时钟电路，利用门级电路之间的延迟，输出高电平不重叠的波 形的时钟，防止开关的同时导通产生不必要的影响。
[0081]
其中，如图4所示，环形振荡器包含5个延迟单元(反相器)，最后一级的 输出反馈到第一级输入以形成正反馈。为了实现持续振荡，振荡环路必须提供2π 的相移且环路增益需大于1。该相移在每个延迟单元之间等分。振荡频率由单元 的传播延迟和延迟级的数目确定。根据设计，确定反相器固有的延迟τ
pd
，其中τ
p
是各级反相器电平由低到高与高到低转换时间的平均数，有τ
pd
＝2
×
nτ
p
，其中n 为环形振荡器的阶数。则对于5阶环形振荡器，其振荡频率由下式给出：
[0082]
f
osc
＝1/τ
pd
＝1/(2
×
5τ
p
)
[0083]
时钟缓冲器具有两个作用：1)增强振荡信号驱动能力以驱动大的容性负载， 2)产生两相不交叠时钟信号防止开关同时导通。时钟缓冲器的原理图如图4右 半部分所示，振荡信号输入反相器inv1后分为两路，一路直接进入或非门组成 的触发器，另一路先经反相器inv12进行反向后再进入触发器电路。输出经过 buffer增强振荡信号驱动能力。整体电路由两个或非门与六个反相器共八个逻辑 门组成，时钟缓冲器的工作状态见表1所示。
[0084]
表1
[0085][0086][0087]
由环形振荡器产生内部时钟信号，经过非交叠时钟电路，利用门级电路之 间的延迟，输出高电平不重叠的波形的时钟，防止开关的同时导通产生不必要 的影响。
[0088]
其中环振采用5阶环形振荡器，环形振荡器的每个支路流经的电流因此电容器放电(t
phl
)时间为：
[0089][0090]
当输入由高到低时，nmos关闭，pmos处于饱和状态，为电容充电。由 于尾部电流镜的存在，nmos放电时使用的是同一个电容器充电，且电压差相 同，因此各级反相器电平由低到高与高到低将相等：t
plh
＝t
phl
，因此，环形 振荡器的总传播延迟为：
[0091][0092]
所以，环形振荡器的输出频率f
osc
如公式(4)所示，与环振的阶数、电源电 压、负载电容，电流镜比例有关，在本设计中，控制其他变量，可以实现仅需 修改负载电容，即可实现想要的输出的频率范围(khz～mhz)。
[0093]
[0094]
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的 流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框 图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。 可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他 可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程 数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程 和/或方框图一个方框或多个方框中指定的功能的装置。
[0095]
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备 以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的 指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流 程和/或方框图一个方框或多个方框中指定的功能。
[0096]
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使 得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理， 从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程 或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0097]
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上 实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领 域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有 改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
[0098]
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理 解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和 实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种 不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明 的保护范围内。