单事件干扰稳定的存储器单元的制作方法

技术特征：
1.一种单事件干扰(seu)稳定的存储器单元，所述存储器单元包括：锁存器部分，所述锁存器部分包括交叉耦合的锁存器；以及所述锁存器部分中的至少一个交叉耦合电路路径，所述至少一个交叉耦合电路路径包括串联连接的第一对竖直电阻器。2.根据权利要求1所述的seu稳定的存储器单元，其中所述串联连接的第一对竖直电阻器包括原始的电阻式随机存取存储器(reram)装置。3.根据权利要求1所述的seu稳定的存储器单元，其中所述串联连接的第一对竖直电阻器包括未编程的反熔丝。4.根据权利要求1所述的seu稳定的存储器单元，其中所述串联连接的第一对竖直电阻器包括高电阻装置。5.根据权利要求1所述的seu稳定的存储器单元，其中所述锁存器部分包括：第一p沟道晶体管，所述第一p沟道晶体管耦合在第一电压供应节点与第一互补输出节点之间；第一n沟道晶体管，所述第一n沟道晶体管耦合在所述第一互补输出节点与第二电压供应节点之间；第二p沟道晶体管，所述第二p沟道晶体管耦合在所述第一电压供应节点与第二互补输出节点之间；第二n沟道晶体管，所述第二n沟道晶体管耦合在所述第二互补输出节点与所述第二电压供应节点之间；其中所述第一p沟道晶体管和所述第一n沟道晶体管的栅极连接在一起并耦合到所述第二互补输出节点，并且所述第二p沟道晶体管和所述第二n沟道晶体管的栅极连接在一起并耦合到所述互补输出节点中的所述第一互补输出节点。6.根据权利要求5所述的seu稳定的存储器单元，其中：所述存储器单元设置在存储器单元的阵列中；所述交叉耦合的锁存器部分的所述互补输出节点中的一个互补输出节点通过选择晶体管耦合到所述阵列中的位线，所述选择晶体管具有耦合到所述阵列中的字线的栅极；以及可编程且可擦除的reram装置通过prom选择晶体管耦合到所述交叉耦合的锁存器部分的所述互补输出节点中的一个互补输出节点，所述prom选择晶体管的栅极耦合到所述阵列中的prom字线。7.根据权利要求1所述的seu稳定的存储器单元，所述存储器单元进一步包括：可编程只读存储器(prom)部分，所述prom部分耦合在所述锁存器部分的所述互补输出节点中的一个互补输出节点与vb偏置线之间，所述prom部分包括可编程且可擦除的reram装置。8.根据权利要求5所述的seu稳定的存储器，其中所述可编程且可擦除的reram装置通过prom选择晶体管耦合到所述锁存器部分的所述互补输出节点中的一个互补输出节点。9.根据权利要求5所述的seu稳定的存储器单元，其中所述第二p沟道晶体管和所述第二n沟道晶体管的栅极通过所述串联连接的第一对竖直电阻器耦合到所述互补输出节点中的所述第一互补输出节点。
10.根据权利要求5所述的seu稳定的存储器单元，其中所述第一p沟道晶体管和所述第一n沟道晶体管的所述栅极通过串联连接的第二对竖直电阻器耦合到所述互补输出节点中的所述第二互补输出节点。11.根据权利要求5所述的seu稳定的存储器单元，其中：所述第二p沟道晶体管和所述第二n沟道晶体管的栅极连接在一起并且通过所述串联连接的第一对竖直电阻器耦合到所述互补输出节点中的所述第一互补输出节点；以及所述第一p沟道晶体管和所述第一n沟道晶体管的所述栅极通过串联连接的第二对竖直电阻器连接在一起并且耦合到所述互补输出节点中的所述第二互补输出节点。12.根据权利要求5所述的seu稳定的存储器单元，其中：所述第一p沟道晶体管通过第一p沟道偏置晶体管耦合到所述互补输出节点中的所述第一互补输出节点；所述第一n沟道晶体管通过第一n沟道偏置晶体管耦合到所述互补输出节点中的所述第一互补输出节点；所述第二p沟道晶体管通过第二p沟道偏置晶体管耦合到所述互补输出节点中的所述第二互补输出节点；以及所述第二n沟道晶体管通过第二n沟道偏置晶体管耦合到所述互补输出节点中的所述第二互补输出节点。13.根据权利要求12所述的seu稳定的存储器单元，其中：所述第一p沟道偏置晶体管和所述第二p沟道偏置晶体管具有耦合到阵列中的p偏置线的栅极；以及所述第一n沟道偏置晶体管和所述第二n沟道偏置晶体管具有耦合到所述阵列中的n偏置线的栅极。14.根据权利要求1所述的seu稳定的存储器单元，其中所述交叉耦合的锁存器耦合到高阻抗电压供应源。15.根据权利要求9所述的seu稳定的存储器单元，其中：所述串联连接的第一对竖直电阻器形成为竖直叠堆；以及所述竖直叠堆包括设置在所述集成电路中的第一金属化层的金属区段上方的第一reram装置的第一电极，设置在所述第一reram装置的所述第一电极上方的所述第一reram装置的开关层，设置在所述第一reram装置的所述开关层上方的所述第一reram装置和第二reram装置两者的第二电极，设置在所述第一reram装置和所述第二reram装置的所述第二电极上方的所述第二reram装置的开关层，以及设置在所述第二reram装置的所述开关层上方的所述第二reram装置的第一电极。16.根据权利要求15所述的seu稳定的存储器单元，其中：所述第一开关层的两个层包括由钨形成的第一层和由非晶硅形成的第二层；以及所述第二开关层的两个层包括由非晶硅形成的第一层和由钨形成的第二层。17.根据权利要求1所述的seu稳定的存储器单元，其中：所述串联连接的第一对竖直电阻器形成为竖直叠堆；以及所述竖直叠堆包括设置在所述集成电路中的第一金属化层的金属区段上方的第一reram装置的第一电极，设置在所述第一reram装置的所述第一电极上方的所述第一reram
装置的开关层，设置在所述第一reram装置的所述开关层上方的所述第一reram装置和第二reram装置两者的第二电极，设置在所述第一reram装置和所述第二reram装置的所述第二电极上方的所述第二reram装置的开关层，以及设置在所述第二reram装置的所述开关层上方的所述第二reram装置的第一电极。18.根据权利要求15或权利要求17所述的seu稳定的存储器单元，其中：所述第一开关层包括两层；以及所述第二层包括两层。19.根据权利要求17所述的seu稳定的存储器单元，其中：所述第一开关层的两个层包括由钨形成的第一层和由非晶硅形成的第二层；以及所述第二开关层的两个层包括由非晶硅形成的第一层和由钨形成的第二层。20.根据权利要求15或权利要求18所述的seu稳定的存储器单元，其中：所述第一reram装置和所述第二reram装置的第一电极包括tin和tan中的一者。21.根据权利要求15或权利要求17所述的seu稳定的存储器单元，其中：所述第一reram装置和第二reram装置两者的第二电极包括al。22.一种用于操作集成电路中seu稳定的存储器单元的阵列的方法，所述方法包括：以降低的供电电压向所述集成电路施加电力；将所述存储器单元的交叉耦合的锁存器设置为初始预定状态；将来自与所述存储器单元相关联的prom中的reram的数据加载到所述存储器单元中；将校正数据从错误存储器写入基于reram的prom单元已发生故障的已知位置；执行验证操作以确定所述存储器单元是否全部包含正确数据；如果所述存储器单元全部包含正确数据，则将所述供电电压升高至操作电平并接通所述集成电路的核心；如果所有所述存储器单元都不包含正确数据，则使用前向纠错(fec)代码来确定不正确数据的位置；将从所述fec代码计算的正确数据写入被识别为具有不正确数据的存储器单元的交叉耦合的锁存器中；将所述不正确数据和所述校正数据的位置写入错误存储存储器中；以及重新执行验证操作以确定所述存储器单元是否全部包含正确数据。

技术总结
单事件干扰(SEU)稳定的存储器单元包括：锁存器部分，该锁存器部分包括交叉耦合的锁存器；以及该锁存器部分中的至少一个交叉耦合电路路径，该至少一个交叉耦合电路路径包括串联连接的第一对竖直电阻器。连接的第一对竖直电阻器。连接的第一对竖直电阻器。


技术研发人员：薛丰良 F
受保护的技术使用者：美高森美SOC公司
技术研发日：2019.07.23
技术公布日：2021/11/2