阵列基板和显示面板的制作方法

技术特征：
1.一种阵列基板，包括多条水平方向设置的扫描线、多条竖直方向设置的数据线，以及设置在相邻数据线和相邻扫描线之间的多个子像素，所述子像素划分为主像素区和次像素区；在数据线方向上，相邻所述子像素之间形成控制区；其特征在于，所述主像素区和所述次像素区沿所述扫描线方向排列，并列设置于所述控制区的一端；所述控制区内一侧设有第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管控制所述主像素区的像素电极，所述第二薄膜晶体管控制所述次像素区的像素电极；所述第一薄膜晶体管的源极和第二薄膜晶体管的源极设有源极开口，且所述第一薄膜晶体管的源极开口和所述第二薄膜晶体管的源极开口方向相同；所述控制区内另一侧设有第三薄膜晶体管，所述第三薄膜晶体管的源极连接所述第二薄膜晶体管的漏极，且所述第三薄膜晶体管的漏极连接所述子像素的共享电荷棒。2.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第三薄膜晶体管包括第三栅极、第三源极和第三漏极；所述第一漏极通过第一过孔与所述主像素区的像素电极连接，所述第二漏极通过第二过孔与所述次像素区的像素电极连接，所述第三源极通过第二过孔与所述第二漏极连接；所述第一过孔位于所述扫描线和对应所述主像素区的像素电极的之间，所述第二过孔位于所述扫描线和对应所述次像素区的像素电极的之间。3.如权利要求2所述的阵列基板，其特征在于，所述第一源极远离所述第一过孔的一侧、第二源极远离所述第一过孔的一侧与所述扫描线远离所述第一过孔一侧的距离为2.5
‑
3um；所述第一源极朝向所述第一过孔的一侧、第二源极朝向所述第一过孔的一侧与所述扫描线朝向所述第一过孔一侧的距离为5
‑
5.5um。4.如权利要求3所述的阵列基板，其特征在于，所述扫描线中对应所述第三薄膜晶体管的区域与上一行所述子像素中像素电极区之间的间距，大于所述扫描线中对应所述第一薄膜晶体管、第二薄膜晶体管的区域与上一行所述子像素中像素电极区之间的间距；所述第二过孔设置在，所述扫描线中对应所述第三薄膜晶体管的区域与上一行所述子像素中像素电极区之间。5.如权利要求3所述的阵列基板，其特征在于，所述扫描线中对应所述第三薄膜晶体管的区域与下一行所述子像素中像素电极区之间的间距，大于所述扫描线中对应所述第一薄膜晶体管、第二薄膜晶体管的区域与下一行所述子像素中像素电极区之间的间距；与所述第三漏极连接的部分共享电荷棒位于，所述扫描线中对应所述第三薄膜晶体管的区域与下一行所述子像素中像素电极区之间。6.如权利要求5所述的阵列基板，其特征在于，当所述共享电荷棒设置在所述子像素的像素电极区域时，所述共享电荷棒位于所述主像素区的像素电极和次像素区的像素电极之间。7.如权利要求6所述的阵列基板，其特征在于，所述共享电荷棒的宽度为3
‑
4um。8.如权利要求1所述的阵列基板，其特征在于，所述主像素区内像素电极的面积，小于
所述次像素区内像素电极的面积。9.如权利要求8所述的阵列基板，其特征在于，所述主像素区内像素电极的形状和所述次像素区内像素电极的形状都为l型，所述主像素区内像素电极的开口方向与次像素区内像素电极的开口方向正对设置。10.一种显示面板，其特征在于，包括彩膜基板、液晶层和如权利要求1
‑
9任意一项所述的阵列基板，所述彩膜基板和阵列基板对向设置，所述液晶层设置在所述彩膜基板和阵列基板之间。

技术总结
本申请公开了一种阵列基板和显示面板，所述阵列基板中主像素区和次像素区并列设置；在数据线方向上，相邻所述子像素之间形成控制区，所述控制区内设有第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第一薄膜晶体管控制所述主像素区的像素电极，所述第二薄膜晶体管控制所述次像素区的像素电极；所述第一薄膜晶体管的源极和第二薄膜晶体管的源极设有源极开口，且所述第一薄膜晶体管的源极开口和所述第二薄膜晶体管的源极开口方向相同。通过上述设计，有利于缩短控制区的宽度，增大主像素区中像素电极和次像素区中像素电极在阵列基板表面的面积比例，提高显示面板的开口率。率。率。


技术研发人员：胡芳 曹尚操 康报虹
受保护的技术使用者：惠科股份有限公司
技术研发日：2021.08.31
技术公布日：2021/12/6