半导体装置及其制造方法与流程

技术特征：
1.一种半导体装置，具备：第一电极；第一导电型的第一半导体区域，设置于所述第一电极之上，与所述第一电极电连接；第二导电型的第二半导体区域，设置于所述第一半导体区域的一部分之上；第一导电型的第三半导体区域，设置于所述第一半导体区域的另一部分之上，包含第一区域和第二区域，所述第一区域在与从所述第一电极朝向所述第一半导体区域的第一方向垂直的第二方向上、与所述第二半导体区域分离，所述第二区域设置于所述第一区域与所述第二半导体区域之间，且具有比所述第一区域高的第一导电型的杂质浓度；第二导电型的第四半导体区域，设置于所述第二半导体区域之上，且具有比所述第二半导体区域高的第二导电型的杂质浓度；第一导电型的第五半导体区域，设置于所述第四半导体区域的一部分之上；栅极电极，隔着栅极绝缘层与所述第四半导体区域对置；以及第二电极，设置于所述第四半导体区域以及所述第五半导体区域之上，与所述第四半导体区域以及所述第五半导体区域电连接。2.根据权利要求1所述的半导体装置，其中，所述第二半导体区域中的第二导电型的杂质浓度，比所述第三半导体区域中的第一导电型的杂质浓度高，所述第三半导体区域的所述第二方向上的长度，比所述第二半导体区域的所述第二方向上的长度长。3.根据权利要求1所述的半导体装置，其中，所述第一区域中的第一导电型的杂质浓度，小于所述第二区域中的第一导电型的杂质浓度的0.5倍。4.根据权利要求1所述的半导体装置，其中，所述第一区域在所述第二方向和第三方向上与所述第二半导体区域分离，所述第三方向与所述第一方向垂直且与所述第二方向交叉，所述第二区域在所述第二方向以及所述第三方向上设置于所述第二半导体区域与所述第一区域之间。5.根据权利要求1所述的半导体装置，其中，还具备：第一导电型的中间区域，设置于所述第一半导体区域与所述第二半导体区域之间以及所述第一半导体区域与所述第三半导体区域之间，所述中间区域中的第一导电型的杂质浓度，低于所述第一半导体区域中的第一导电型的杂质浓度，所述中间区域包含第一部分和第二部分，所述第一部分设置于所述第一半导体区域与所述第二半导体区域之间以及所述第一半导体区域与所述第二区域之间，所述第二部分设置于所述第一半导体区域与所述第一区域之间，且具有比所述第一部分低的第一导电型的杂质浓度。6.一种半导体装置，具备：第一电极；第一导电型的第一半导体区域，设置于所述第一电极之上，与所述第一电极电连接；
中间区域，具有比所述第一半导体区域低的第一导电型的杂质浓度，包含第一部分和第二部分，所述第一部分设置于所述第一半导体区域的一部分之上，所述第二部分设置于所述第一半导体区域的另一部分之上，且具有比所述第一部分低的第一导电型的杂质浓度；第二导电型的第二半导体区域，设置于所述第一部分的一部分之上；第一导电型的第三半导体区域，设置于所述第一部分的另一部分以及所述第二部分之上；第二导电型的第四半导体区域，设置于所述第二半导体区域之上，且具有比所述第二半导体区域高的第二导电型的杂质浓度；第一导电型的第五半导体区域，设置于所述第四半导体区域之上；栅极电极，隔着栅极绝缘层与所述第四半导体区域对置；以及第二电极，设置于所述第四半导体区域以及所述第五半导体区域之上，与所述第四半导体区域以及所述第五半导体区域电连接。7.根据权利要求1至6中任一项所述的半导体装置，其中，还具备绝缘部，所述第二半导体区域在与从所述第一电极朝向所述第一半导体区域的第一方向垂直的第二方向上设置于所述绝缘部的周围。8.根据权利要求7所述的半导体装置，其中，所述绝缘部包含空隙。9.一种半导体装置的制造方法，针对包含第一导电型的第一半导体层和第一导电型的第二半导体层、且在所述第二半导体层的上表面形成有开口的结构体，通过等离子体掺杂或固相扩散而在所述开口的内表面掺杂第一导电型的杂质，从而形成第一导电型的第一扩散区域，并通过等离子体掺杂或固相扩散而沿着所述内表面掺杂第二导电型的杂质，从而形成沿着所述内表面的第二导电型的第二扩散区域，所述第一导电型的第二半导体层设置于所述第一半导体层之上，且具有比所述第一半导体层低的第一导电型的杂质浓度，所述第一导电型的第一扩散区域包含第一区域和第二区域，所述第一区域在与从所述第一半导体层朝向所述第二半导体层的第一方向垂直的第二方向上与所述内表面分离，所述第二区域位于所述内表面与所述第一区域之间，且具有比所述第一区域高的第一导电型的杂质浓度。

技术总结
实施方式提供能够提高可靠性的半导体装置及其制造方法。半导体装置具备第一电极；第一半导体区域，设于第一电极之上，与第一电极电连接；第二半导体区域，设于第一半导体区域的一部分之上；第三半导体区域包含第一区域和设于第一区域与第二半导体区域之间、具有比第一区域高的第一导电型的杂质浓度的第二区域；第三半导体区域，设于第一半导体区域的另一部分之上；第四半导体区域，设于第二半导体区域之上，具有比第二半导体区域高的第二导电型的杂质浓度；第五半导体区域，设于第四半导体区域的一部分之上；栅极电极，隔着栅极绝缘层与第四半导体区域对置；第二电极，设于第四及第五半导体区域之上，与第四及第五半导体区域电连接。连接。连接。


技术研发人员：藤农佑树
受保护的技术使用者：东芝电子元件及存储装置株式会社
技术研发日：2021.01.14
技术公布日：2022/3/10