存储器的制造方法和存储器与流程

技术特征：
1.一种存储器的制造方法，其特征在于，包括：提供基底以及多个分立的位线接触层，所述基底内具有多个有源区，且每一所述位线接触层与所述有源区电连接；在所述位线接触层的顶部形成伪位线结构；在所述伪位线结构的侧壁及所述位线接触层的侧壁形成间隔层；在所述间隔层的侧壁形成介质层；形成填充相邻所述伪位线结构之间的区域的牺牲层，且所述牺牲层覆盖所述介质层的侧壁；在形成所述牺牲层之后，去除所述伪位线结构，形成露出所述位线接触层的通孔；形成填充所述通孔且覆盖所述位线接触层的位线导电部；形成所述位线导电部后，去除所述间隔层，形成所述介质层和所述位线导电部之间的间隙。2.根据权利要求1所述的存储器的制造方法，其特征在于，所述间隔层的材料与所述介质层、所述伪位线结构及所述牺牲层的材料不同。3.根据权利要求2所述的存储器的制造方法，其特征在于，所述间隔层的材料包括氮化硅、氧化硅、氮氧化硅或碳氮化硅。4.根据权利要求2所述的存储器的制造方法，其特征在于，所述介质层的材料包括低介电常数材料。5.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述伪位线结构的步骤包括：在所述基底上形成伪位线层，所述伪位线层覆盖所述位线接触层；在所述伪位线层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述伪位线层，形成伪位线结构。6.根据权利要求5所述的存储器的制造方法，其特征在于，形成所述图形化的掩膜层步骤包括：在所述伪位线层上形成多个分立的核心部；形成覆盖所述核心部顶部和侧壁以及所述伪位线层的侧墙膜；对所述侧墙膜进行刻蚀处理，形成位于所述核心部的相对的侧壁的侧墙层；去除所述核心部，所述侧墙层作为所述图形化的掩膜层。7.根据权利要求1所述的存储器的制造方法，其特征在于，去除所述伪位线结构的工艺中，所述伪位线结构的材料与所述牺牲层、所述介质层及所述间隔层的材料的刻蚀选择比为5-15。8.根据权利要求7所述的存储器的制造方法，其特征在于，所述伪位线结构的材料包括氮化硅、氮氧化硅或碳氮化硅。9.根据权利要求7所述的存储器的制造方法，其特征在于，所述牺牲层的材料包括氧化硅。10.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述位线导电部的步骤包括：在所述通孔的底部及侧壁形成阻挡层；在所述阻挡层表面形成填充满所述通孔的导电层。11.根据权利要求10所述的存储器的制造方法，其特征在于，所述导电层的材料包括钌、钨、金或银中的一种或多种。12.根据权利要求10所述的存储器的制造方法，其特征在于，所述阻挡层的材料包括氮
化钽或氮化钛中的一种或两种。13.根据权利要求10所述的存储器的制造方法，其特征在于，所述导电层以及所述阻挡层还位于所述牺牲层、所述间隔层及所述介质层的顶部表面上；形成所述位线导电部的步骤还包括：对所述位线导电部进行平坦化处理，去除高于所述牺牲层、所述间隔层及所述介质层的顶部表面的所述导电层以及所述阻挡层。14.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述间隙后，还包括：在所述位线导电部和所述介质层的顶部形成绝缘盖层；形成所述绝缘盖层后，去除所述牺牲层；去除所述牺牲层后，在所述介质层和所述绝缘盖层的表面形成保护层。15.根据权利要求14所述的存储器的制造方法，其特征在于，去除所述牺牲层的工艺中，所述牺牲层的材料与所述绝缘盖层的材料的刻蚀选择比为5-15。16.一种采用如权利要求1-15任一项所述的制造方法制造的存储器，其特征在于，包括：基底以及多个分立的位线接触层，所述基底内具有多个有源区，且每一所述位线接触层与所述有源区电连接；位线导电部，所述位线导电部位于所述位线接触层的顶部；介质层，所述介质层位于所述位线导电部的侧壁外围；所述介质层和所述位线导电部之间具有间隙。

技术总结
本发明实施例提供一种存储器的制造方法和存储器，存储器的制造方法包括：提供基底以及位线接触层；在位线接触层的顶部形成伪位线结构；在伪位线结构的侧壁及位线接触层的侧壁形成间隔层；在间隔层的侧壁形成介质层；形成填充相邻伪位线结构之间的区域的牺牲层，且牺牲层覆盖介质层的侧壁；在形成牺牲层之后，去除伪位线结构，形成露出位线接触层的通孔；形成填充通孔且覆盖位线接触层的位线导电部；形成位线导电部后，去除间隔层，形成介质层和位线导电部之间的间隙。本发明实施例中位线导电部与介质层之间具有间隙，能够降低寄生电容，提高存储器的运行速度，降低存储器的功耗。降低存储器的功耗。降低存储器的功耗。


技术研发人员：平尔萱 周震 张令国
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.09.09
技术公布日：2022/3/25