一种改善焊接过程中银胶爬高的芯片的制作方法

技术特征：
1.一种改善焊接过程中银胶爬高的芯片，其特征在于，包括芯片本体，所述芯片本体的外周侧设置有阶梯状的防爬胶凸块，所述防爬胶凸块的数量大于或等于1。2.根据权利要求1所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述防爬胶凸块的总高度为z2，所述防爬胶凸块靠近芯片上表面的一侧与芯片的上表面的距离为z1，所述芯片的厚度为z1与z2之和；所述z2与z1、z2之和的比值为a，a的取值范围为10％～90％。3.根据权利要求2所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述芯片的厚度小于或等于6mil；所述防爬胶凸块的总高度z2大于或等于0.6mil，所述防爬胶凸块的总高度z2小于或等于5.4mil。4.根据权利要求1所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述防爬胶凸块的总高度为z2，所述防爬胶凸块靠近芯片上表面的一侧与芯片的上表面的距离为z1，所述芯片的厚度为z1与z2之和；所述z2与z1、z2之和的比值为a，a的取值范围为30％～70％。5.根据权利要求4所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述芯片的厚度小于或等于6mil；所述防爬胶凸块的总高度z2大于或等于1.8mil，所述防爬胶凸块的总高度z2小于或等于4.2mil。6.根据权利要求1所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述防爬胶凸块的数量等于1，所述防爬胶凸块的高度为z2，所述防爬胶凸块上表面与芯片的上表面的距离为z1，所述芯片的厚度为z1与z2之和；所述z2与z1、z2之和的比值为a，a的取值范围为10％～90％。7.根据权利要求6所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述芯片的厚度小于或等于6mil；所述防爬胶凸块的总高度z2大于或等于0.6mil，所述防爬胶凸块的总高度z2小于或等于5.4mil。8.根据权利要求1所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述防爬胶凸块的数量等于1，所述防爬胶凸块的高度为z2，所述防爬胶凸块上表面与芯片的上表面的距离为z1，所述芯片的厚度为z1与z2之和；所述z2与z1、z2之和的比值为a，a的取值范围为30％～70％。9.根据权利要求8所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述芯片的厚度小于或等于6mil；所述防爬胶凸块的总高度z2大于或等于1.8mil，所述防爬胶凸块的总高度z2小于或等于4.2mil。10.根据权利要求1所述的改善焊接过程中银胶爬高的芯片，其特征在于，所述防爬胶凸块的数量等于1，所述防爬胶凸块的高度为z2，所述防爬胶凸块上表面与芯片的上表面的距离为z1，所述芯片的厚度为z1与z2之和；所述z2与z1、z2之和的比值为a，a的值为50％。

技术总结
本实用新型公开了一种改善焊接过程中银胶爬高的芯片，涉及芯片设计领域，芯片的外周侧设置有阶梯状的防爬胶凸块，防爬胶凸块的数量大于或等于1，防爬胶凸块的总高度为Z2，防爬胶凸块靠近芯片上表面的一侧与芯片的上表面的距离为Z1，芯片的厚度为Z1与Z2之和；Z2与Z1、Z2之和的比值为A，A的取值范围为10％～90％。通过本实用新型晶圆切割方法切割得到的芯片报废比率从3.5％降为0％，大大提高产品良率、可靠性和经济效益。可靠性和经济效益。可靠性和经济效益。


技术研发人员：陈建华 汪利民 瞿伟 胡杰 黄鑫
受保护的技术使用者：重庆万国半导体科技有限公司
技术研发日：2022.03.25
技术公布日：2022/10/24