频率可调节的多路差分时钟输出电路及装置的制作方法

技术特征：
1.一种频率可调节的多路差分时钟输出电路，其特征在于，所述多路差分时钟输出电路包括：振荡电路、频率获取电路和时钟输出电路；所述时钟输出电路分别与所述振荡电路、所述频率获取电路连接；所述振荡电路，用于为所述时钟输出电路提供初始时钟信号；所述频率获取电路，用于获取待输出的差分时钟信号的目标频率，并将所述目标频率发送至所述时钟输出电路；所述时钟输出电路，用于根据所述初始时钟信号和所述目标频率生成目标差分时钟信号，并将所述目标差分时钟信号通过对应的目标输出端口输出。2.如权利要求1所述的多路差分时钟输出电路，其特征在于，所述时钟输出电路包括：主时钟芯片、第一电阻、第二电阻、第三电阻、第四电阻和输出端口；所述主时钟芯片分别与所述振荡电路和所述频率获取电路连接；所述第一电阻的第一端与所述主时钟芯片的第一时钟输出引脚相连接，所述第一电阻的第二端分别与所述第三电阻的第一端和所述输出端口的第一接口连接；所述第二电阻的第一端与所述主时钟芯片的第二时钟输出引脚相连接，所述第二电阻的第二端分别与所述第四电阻的第一端和所述输出端口的第二接口连接；所述第三电阻的第二端、所述第四电阻的第二端、所述输出端口的第三接口、所述输出端口的第四接口和所述主时钟芯片的接地引脚均接地。3.如权利要求1所述的多路差分时钟输出电路，其特征在于，所述振荡电路包括：晶振、第五电阻、第六电阻、第七电阻；所述晶振的第一端分别与所述第五电阻的第二端和所述第七电阻的第一端连接，所述第五电阻的第一端与主时钟芯片的第一晶振引脚连接；所述晶振的第二端与所述主时钟芯片的第一晶振接地引脚连接；所述晶振的第三端分别与所述第七电阻的第二端和所述第六电阻的第二端连接，所述第六电阻的第一端与所述主时钟芯片的第二晶振引脚连接；所述晶振的第四端与所述主时钟芯片的第二晶振接地引脚连接。4.如权利要求1所述的多路差分时钟输出电路，其特征在于，所述频率获取电路包括：第八电阻、第九电阻、第十电阻、第十一电阻和数据获取端口；所述第八电阻的第一端与所述数据获取端口的第一端连接，所述第八电阻的第二端分别与所述第十电阻的第一端和主时钟芯片的总线时钟引脚连接；所述第九电阻的第一端与所述数据获取端口的第二端连接，所述第九电阻的第二端分别与所述第十一电阻的第一端和主时钟芯片的总线数据引脚连接。5.如权利要求1-4任一项所述的多路差分时钟输出电路，其特征在于，所述多路差分时钟输出电路还包括：电源电路；所述电源电路分别与所述频率获取电路和所述时钟输出电路连接；所述电源电路，用于为所述频率获取电路和所述时钟输出电路提供电源电压。6.如权利要求5所述的多路差分时钟输出电路，其特征在于，所述电源电路包括：过压保护电路和电源转换电路；其中，所述过压保护电路分别与电源和所述电源转换电路连接，所述电源转换电路分别与所述频率获取电路和所述时钟输出电路连接；
所述过压保护电路，用于接收电源电压，并在所述电源电压超过预设安全值时，断开与所述电源转换电路的连接；所述过压保护电路，还用于在所述电源电压未超过所述预设安全值时，将所述电源电压输出至所述电源转换电路；所述电源转换电路，用于将所述电源电压转换为第一电压和第二电压，并将所述第一电压输送至所述频率获取电路和所述时钟输出电路，将所述第二电压输送至所述时钟输出电路。7.如权利要求6所述的多路差分时钟输出电路，其特征在于，所述过压保护电路包括：第十二至第十八电阻、第一至第二nmos管、第一pmos管和第一电容；所述第一nmos管的栅极分别与所述第十二电阻的第一端和所述第十三电阻的第一端连接，所述第十二电阻的第二端与所述电源电路连接，所述第十三电阻的第二端与所述第一nmos管的源极均接地；所述第一nmos管的漏极分别与所述第十四电阻的第一端、所述第十五电阻的第一端和所述第二nmos管的栅极连接，所述第十四电阻的第二端与所述电源电路连接，所述第十五电阻的第二端和所述第二nmos管的源极均接地；所述第二nmos管的漏极与所述第十六电阻的第一端连接，所述第十六电阻的第二端分别与所述第十七电阻的第一端和所述第十八电阻的第一端连接，所述第十七电阻的第二端与所述电源电路连接；所述第十八电阻的第二端分别与所述第一电容的第一端和所述第一pmos管的栅极连接，所述第一电容的第二端和所述第一pmos管的源极均与所述电源电路连接，所述第一pmos管的漏极与所述电源转换电路连接。8.一种频率可调节的多路差分时钟输出装置，其特征在于，所述频率可调节的多路差分时钟输出装置包括如权利要求1至7任一项所述的频率可调节的多路差分时钟输出电路。

技术总结
本发明公开了一种频率可调节的多路差分时钟输出电路及装置，该电路包括：振荡电路、频率获取电路和时钟输出电路，振荡电路为时钟输出电路提供初始时钟信号，频率获取电路获取待输出的差分时钟信号的目标频率，并将目标频率发送至时钟输出电路，时钟输出电路根据初始时钟信号和目标频率生成目标差分时钟信号，并将目标差分时钟信号通过对应的目标输出端口输出。相比于现有电路只能输出单路时钟信号或时钟频率不可调的时钟信号，本发明不仅能提供多路差分时钟信号输出，并且每一路输出时钟信号的时钟频率均可根据频率获取电路获取的目标频率进行调节，因此能够同时符合不同接口的时钟频率要求，不需要配置多个时钟输出电路，降低了硬件成本。低了硬件成本。低了硬件成本。


技术研发人员：曾凡森 安肖 陈润秋
受保护的技术使用者：深圳市磐鼎科技有限公司
技术研发日：2022.09.23
技术公布日：2022/10/25