半导体器件的制作方法

技术特征：
1.一种半导体器件，其特征在于，包括：衬底，包括多个第一型掺杂半导体区域以及多个第二型掺杂半导体区域，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域沿着第一方向延伸，且沿着第二方向交替排列，所述第一方向和所述第二方向不同；第一氮化镓型高电子迁移率晶体管，配置在所述衬底的上方；第二氮化镓型高电子迁移率晶体管，配置在所述衬底的上方，其中所述第一氮化镓型高电子迁移率晶体管和所述第二氮化镓型高电子迁移率晶体管沿着所述第二方向为互相分隔开的；第一内连接器，配置在所述衬底上方，与所述第一氮化镓型高电子迁移率晶体管相邻，且所述第一内连接器在沿着所述第一方向的长度以及在沿着所述第二方向的长度均大于所述第一氮化镓型高电子迁移率晶体管；以及第二内连接器，配置在所述衬底上方，与所述第二氮化镓型高电子迁移率晶体管相邻，且所述第二内连接器在沿着所述第一方向的长度以及在沿着所述第二方向的长度均大于所述第二氮化镓型高电子迁移率晶体管。2.如权利要求1所述的半导体器件，其特征在于，所述第一内连接器在所述衬底上的垂直投影至少具有l形轮廓。3.如权利要求1所述的半导体器件，其特征在于，所述第二内连接器在所述衬底上的垂直投影至少具有l形轮廓。4.如权利要求1所述的半导体器件，其特征在于，所述第一内连接器具有环状外型。5.如权利要求4所述的半导体器件，其特征在于，所述第一内连接器在所述衬底上的垂直投影位在所述第一内连接器在所述衬底上的环状垂直投影之中。6.如权利要求1所述的半导体器件，其特征在于，所述第二内连接器具有环状外型。7.如权利要求6所述的半导体器件，其特征在于，所述第二内连接器在所述衬底上的垂直投影位在所述第二内连接器在所述衬底上的环状垂直投影之中。8.如权利要求1所述的半导体器件，其特征在于，所述第一内连接器和所述第二内连接器至少相隔超过一个的所述多个第一型掺杂半导体区域或所述多个第二型掺杂半导体区域。9.如权利要求1所述的半导体器件，其特征在于，所述第一内连接器覆盖且横越多个，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域。10.如权利要求1所述的半导体器件，其特征在于，所述第二内连接器覆盖且横越多个，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域。11.一种半导体器件，其特征在于，包括：衬底，包括多个第一型掺杂半导体区域以及多个第二型掺杂半导体区域，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域沿着第一方向延伸，且沿着第二方向交替排列，所述第一方向和所述第二方向不同；第一氮化镓型高电子迁移率晶体管，配置在所述衬底的上方；第二氮化镓型高电子迁移率晶体管，配置在所述衬底的上方，其中所述第一氮化镓型高电子迁移率晶体管和所述第二氮化镓型高电子迁移率晶体管且沿所述着第二方向为互相分隔开的；
第一内连接器，配置在所述衬底上方，与所述第一氮化镓型高电子迁移率晶体管相邻，且所述第一内连接器的长度与宽度均大于所述第一氮化镓型高电子迁移率晶体管；以及第二内连接器，配置在所述衬底上方，与所述第二氮化镓型高电子迁移率晶体管相邻，且所述第二内连接器的长度与宽度均大于所述第二氮化镓型高电子迁移率晶体管。12.如权利要求11所述的半导体器件，其特征在于，所述第一内连接器在所述衬底上的垂直投影至少具有l形轮廓。13.如权利要求11所述的半导体器件，其特征在于，所述第二内连接器在所述衬底上的垂直投影至少具有l形轮廓。14.如权利要求11所述的半导体器件，其特征在于，所述第一内连接器具有环状外型。15.如权利要求14所述的半导体器件，其特征在于，所述第一内连接器在所述衬底上的垂直投影位在所述第一内连接器在所述衬底上的环状垂直投影之中。16.如权利要求11所述的半导体器件，其特征在于，所述第二内连接器具有环状外型。17.如权利要求16所述的半导体器件，其特征在于，所述第二内连接器在所述衬底上的垂直投影位在所述第二内连接器在所述衬底上的环状垂直投影之中。18.如权利要求11所述的半导体器件，其特征在于，所述第一内连接器和所述第二内连接器至少相隔超过一个的所述多个第一型掺杂半导体区域或所述多个第二型掺杂半导体区域。19.如权利要求11所述的半导体器件，其特征在于，所述第一内连接器覆盖且横越多个，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域。20.如权利要求11所述的半导体器件，其特征在于，所述第二内连接器覆盖且横越多个，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域。

技术总结
半导体器件包括衬底、第一氮化镓型高电子迁移率晶体管、第二氮化镓型高电子迁移率晶体管、第一内连接器、第二内连接器。衬底包括多个第一型掺杂半导体区域以及多个第二型掺杂半导体区域，第一型掺杂半导体区域以及第二型掺杂半导体区域沿着第一方向延伸，且沿着第二方向交替排列。第一氮化镓型高电子迁移率晶体管及第二氮化镓型高电子迁移率晶体管配置在衬底的上方。第一内连接器配置在衬底上方，与第一氮化镓型高电子迁移率晶体管相邻，且第一内连接器的长度大于第一氮化镓型高电子迁移率晶体管。第二内连接器配置在衬底上方，与第二氮化镓型高电子迁移率晶体管相邻，且第二内连接器的长度大于第二氮化镓型高电子迁移率晶体管。体管。体管。


技术研发人员：杜卫星 游政昇
受保护的技术使用者：英诺赛科（苏州）科技有限公司
技术研发日：2020.10.20
技术公布日：2022/11/11