静态随机存取存储器电路及电子产品的制作方法

技术特征：
1.一种静态随机存取存储器电路，其特征在于，包括：存储阵列，用于存储数据；源偏置电路，耦接所述存储阵列，用于向所述存储阵列提供源偏置电压；控制电路，耦接所述源偏置电路，用于将所述源偏置电路输出的源偏置电压和一参考电压进行对比，并根据对比结果输出反馈信号来控制所述源偏置电路输出的源偏置电压。2.如权利要求1所述的静态随机存取存储器电路，其特征在于，所述控制电路包括灵敏放大器。3.如权利要求2所述的静态随机存取存储器电路，其特征在于，所述灵敏放大器包括：第一开关单元，用于在一控制信号的控制下导通，以接入所述源偏置电压；第二开关单元，用于在所述控制信号的控制下导通，以接入所述参考电压；耦合反相单元，耦接所述第一开关单元和所述第二开关单元，用于比较所述源偏置电压和所述参考电压；输出单元，耦接所述耦合反相单元，用于根据所述耦合反相单元的比较结果输出所述反馈信号。4.如权利要求3所述的静态随机存取存储器电路，其特征在于，所述第一开关单元包括第一mos管，所述第二开关单元包括第二mos管；所述第一mos管和所述第二mos管的栅极均接入所述控制信号，所述第一mos管的源极接入所述源偏置电压，所述第二mos管的源极接入所述参考电压；所述第一mos管的漏极与所述耦合反相单元的第一端口、所述输出单元的一端耦接，所述第二mos管的漏极与所述耦合反相单元的第二端口、所述输出单元的另一端耦接。5.如权利要求3所述的静态随机存取存储器电路，其特征在于，所述耦合反相单元包括第三至第六mos管，第三mos管的源极和第四mos管的源极均接入用于给所述控制电路供电的第一电源电压，第五mos管的源极和第六mos管的源极耦接，第三mos管的漏极和第五mos管的漏极耦接并作为所述耦合反相单元的第一端口，所述第四mos管的漏极和所述第六mos管的漏极耦接并作为所述耦合反相单元的第二端口，所述第三mos管的栅极和所述第五mos管的栅极耦接并耦接至所述第二端口，所述第四mos管的栅极和所述第六mos管的栅极耦接并耦接至所述第一端口。6.如权利要求3所述的静态随机存取存储器电路，其特征在于，所述输出单元包括：第一与非逻辑电路、第二与非逻辑电路、第一反相逻辑电路；所述第一与非逻辑电路的第一输入端耦接所述耦合反相单元的第二端口，所述第一与非逻辑电路的第二输入端耦接所述第二与非逻辑电路的输出端以及所述第一反相逻辑电路的输入端；所述第二与非逻辑电路的第一输入端耦接所述第一与非逻辑电路的输出端，所述第二与非逻辑电路的第二输入端耦接所述耦合反相单元的第一端口；所述第一反相逻辑电路的输出端耦接所述源偏置电路。7.如权利要求3-6中任一项所述的静态随机存取存储器电路，其特征在于，所述灵敏放大器还包括下拉开关单元，耦接所述耦合反相单元，用于在所述控制信号的控制下导通，以向所述耦合反相单元提供第二电源电压。8.如权利要求1所述的静态随机存取存储器电路，其特征在于，所述源偏置电路包括：第二反相逻辑电路，耦接所述控制电路的输出端，用于接入所述反馈信号并输出与所述反馈信号反相的反相信号；
至少两支压降程度不同的压降支路，且至少一支所述压降支路耦接所述控制电路的输出端，并用于在所述反馈信号的控制下提供相应程度的压降，至少另一支所述压降支路耦接所述第二反相逻辑电路的输出端，并用于在所述反相信号的控制下提供相应程度的压降；其中，所有所述压降支路同一时间提供的压降总和为所述源偏置电路提供的源偏置电压。9.如权利要求8所述的静态随机存取存储器电路，其特征在于，所述压降支路包括级联的至少两个mos管，且压降程度不同的压降支路中级联的mos管的数量不同。10.一种电子产品，其特征在于，包括权利要求1～9中任一项所述的静态随机存取存储器电路。

技术总结
本发明提供了一种静态随机存取存储器电路及电子产品，该静态随机存取存储器电路包括存储阵列、源偏置电路和控制电路，该控制电路将源偏置电路输出的源偏置电压和一参考电压进行对比，并根据对比结果输出反馈信号来控制源偏置电路输出的源偏置电压，由此自适应调整源偏置电路提供给存储阵列的源偏置电压，逻辑简单，灵敏度高，通用性强，电路面积增加少。电路面积增加少。电路面积增加少。


技术研发人员：程仁豪
受保护的技术使用者：绍兴中芯集成电路制造股份有限公司
技术研发日：2022.08.12
技术公布日：2022/11/15