半导体衬底的制造方法、半导体衬底以及抑制位错向生长层引入的方法与流程

技术特征：
1.一种半导体衬底的制造方法，包括去除基底衬底的一部分并形成包含劣角的图案的加工步骤，和在形成有所述图案的所述基底衬底上形成生长层的晶体生长步骤。2.根据权利要求1所述的半导体衬底的制造方法，其中，所述晶体生长步骤包括在所述基底衬底上进行拉链式接合并形成所述生长层。3.根据权利要求1或2所述的半导体衬底的制造方法，其中，所述晶体生长步骤通过沿c轴方向进行的晶体生长和沿a轴方向进行的晶体生长而形成所述生长层。4.根据权利要求1至3中任一项所述的半导体衬底的制造方法，其中，所述晶体生长步骤是利用物理气相输送法进行生长的步骤。5.根据权利要求1至4中任一项所述的半导体衬底的制造方法，其中，所述基底衬底和所述生长层是不同的材料。6.根据权利要求1至5中任一项所述的半导体衬底的制造方法，其中，所述加工步骤具有去除所述基底衬底的一部分并形成贯通孔的贯通孔形成步骤，和去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。7.根据权利要求6所述的半导体衬底的制造方法，其中，所述贯通孔形成步骤是通过对所述基底衬底照射激光而形成贯通孔的步骤。8.根据权利要求6或7所述的半导体衬底的制造方法，其中，所述应变层去除步骤是通过进行热处理而去除所述基底衬底的应变层的步骤。9.根据权利要求6至8中任一项所述的半导体衬底的制造方法，其中，所述基底衬底是碳化硅，并且所述应变层去除步骤是在硅气氛下蚀刻所述基底衬底的步骤。10.根据权利要求1至9中任一项所述的半导体衬底的制造方法，其中，所述图案包括正m边形，该m是大于2的自然数。11.根据权利要求1至9中任一项所述的半导体衬底的制造方法，其中，所述图案包括4n边形，内含作为正n边形且包括所述图案的顶点中包含的n个顶点的基准图形，并且包括从该n个顶点中的各个延伸的第一线段和与第一线段邻接而不从该n个顶点中的任何一个延伸的第二线段，该n是大于2的自然数，所述图案中的两个相邻的所述第一线段所成的角度是恒定的，并且等于所述图案中的两个相邻的所述第二线段所成的角度。12.根据权利要求11所述的半导体衬底的制造方法，其中，所述图案包括将所述基准图形的重心和两个相邻的所述第二线段的交点连接的第三线段。13.一种半导体衬底，通过根据权利要求1至12中任一项所述的制造方法来制造。14.一种抑制位错向生长层引入的方法，包括在基底衬底上形成生长层之前去除所述基底衬底的一部分并形成包含劣角的图案的加工步骤。

技术总结
本发明要解决的问题是提供一种能够抑制位错向生长层引入的新颖技术。解决上述问题的本发明是一种半导体衬底的制造方法，包括去除基底衬底的一部分并形成包含劣角的图案的加工步骤和在形成有所述图案的所述基底衬底上形成生长层的晶体生长步骤。此外，本发明是一种抑制位错向生长层引入的方法，包括在基底衬底上形成生长层之前去除所述基底衬底的一部分并形成包含劣角的图案的加工步骤。分并形成包含劣角的图案的加工步骤。分并形成包含劣角的图案的加工步骤。


技术研发人员：金子忠昭 堂岛大地
受保护的技术使用者：丰田通商株式会社
技术研发日：2021.03.30
技术公布日：2022/11/25