半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：基底，包括沿横向延伸的横向延伸区，所述横向延伸区包括第一区域和沿横向位于所述第一区域两侧的第二区域；所述基底包括：衬底；凸起部，所述凸起部凸出于所述第二区域的衬底，或者，所述凸起部凸出于所述横向延伸区的衬底，且所述第一区域的凸起部的顶面，低于所述第二区域的凸起部的顶面；沟道结构层，位于所述第一区域的所述基底的上方，且所述沟道结构层的底面高于或齐平于所述第二区域的所述凸起部的顶面，所述沟道结构层包括自下而上依次间隔设置的第一沟道层以及一个或多个第二沟道层；隔离层，位于所述衬底上且围绕所述凸起部；栅极结构，位于所述隔离层上且横跨所述沟道结构层，所述栅极结构填充于所述第一沟道层与所述基底之间、以及所述第一沟道层和所述第二沟道层之间，或者，所述栅极结构填充于所述第一沟道层与所述基底之间、所述第一沟道层和所述第二沟道层之间、以及相邻的第二沟道层之间；所述栅极结构包围所述第一沟道层和所述第二沟道层；源漏掺杂层，位于所述栅极结构两侧的所第二区域的凸起部上，且所述源漏掺杂层与所述沟道结构层沿延伸方向的端部相接触。2.如权利要求1所述的半导体结构，其特征在于，所述隔离层包括位于所述栅极结构底部的第一隔离层、以及露出于所述栅极结构的第二隔离层，且所述第一隔离层的顶面低于所述第二隔离层的顶面。3.如权利要求2所述的半导体结构，其特征在于，沿垂直于所述衬底表面的方向，所述第一沟道层与相邻所述第二沟道层之间的距离为第一尺寸；所述第一隔离层顶面与所述第二隔离层顶面的高度差为第二尺寸，所述第二尺寸是所述第一尺寸的90％至110％。4.如权利要求2所述的半导体结构，其特征在于，所述凸起部凸出于所述横向延伸区的衬底，且所述第一区域的凸起部的顶面，齐平于或低于所述第一隔离层的顶面。5.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括横跨所述沟道结构层的第一部分，以及位于所述第一沟道层与所述第一区域的基底之间、位于所述第一沟道层与第二沟道层之间或相邻的所述第二沟道层之间的第二部分；沿所述横向，所述第一部分的侧壁相对于所述第一沟道层的侧壁缩进，且所述第二部分的侧壁相对于所述第一沟道层的侧壁缩进；所述半导体结构还包括：栅极侧墙，位于所述第一部分的侧壁上；内侧墙，位于所述第二部分的侧壁上。6.如权利要求1所述的半导体结构，其特征在于，当所述凸起部凸出于所述横向延伸区的衬底时，所述凸起部为一体型结构。7.如权利要求1所述的半导体结构，其特征在于，所述第一沟道层与所述凸起部的材料相同。8.如权利要求1、6或7所述的半导体结构，其特征在于，所述凸起部与所述衬底为一体型结构。9.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述凸起部的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种
或多种；所述第一沟道层的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述隔离层的材料包括氧化硅、氮化硅、氮氧化硅和氧化锗硅中的一种或多种。10.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层。11.如权利要求10所述的半导体结构，其特征在于，所述栅介质层的材料包括氧化硅、掺氮氧化硅、hfo2、zro2、hfsio、hfsion、hftao、hftio、hfzro、la2o3和al2o3中的一种或多种；所述栅电极层的材料包括tin、tan、ti、ta、tial、tialc、tisin、w、co、al、cu、ag、au、pt和ni中的一种或多种。12.一种半导体结构，其特征在于，包括：基底，包括沿横向延伸的横向延伸区，平行于基底且与所述横向相垂直的方向为纵向；所述横向延伸区包括第一区域和沿横向位于所述第一区域两侧的第二区域；所述基底包括：衬底；凸起部，凸出于所述横向延伸区的衬底，位于所述第一区域的凸起部包括支撑部，且沿所述纵向，所述支撑部的侧壁相对于所述第二区域的凸起部同一侧的侧壁缩进；沟道结构层，位于所述支撑部上，所述沟道结构层包括自下而上依次间隔设置的第一沟道层以及一个或多个第二沟道层，且所述第一沟道层的部分底面与所述支撑部相接触；隔离层，位于所述衬底上且围绕所述凸起部；栅极结构，位于所述隔离层上且横跨所述沟道结构层且包围所述第二沟道层，且所述栅极结构还包围所述支撑部露出的所述第一沟道层；源漏掺杂层，位于所述栅极结构两侧的所述第二区域的凸起部上，且所述源漏掺杂层与所述沟道结构层沿延伸方向的端部相接触。13.如权利要求12所述的半导体结构，其特征在于，所述隔离层包括位于所述栅极结构底部的第一隔离层、以及露出于所述栅极结构的第二隔离层，且所述第一隔离层的顶面低于所述第二隔离层的顶面。14.如权利要求13所述的半导体结构，其特征在于，位于所述第一区域的所述凸起部包括：位于所述第一区域衬底上的底部凸起部、以及凸立于所述底部凸起部上的所述支撑部；所述底部凸起部的顶面齐平于或低于所述第一隔离层顶面；或者，所述支撑部凸出于所述第一区域的衬底。15.如权利要求12所述的半导体结构，其特征在于，所述凸起部与所述第一沟道层为一体型结构。16.如权利要求12或15所述的半导体结构，其特征在于，所述凸起部与所述衬底为一体型结构。17.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括衬底和凸出于所述衬底的凸起部，所述凸起部上形成有叠层结构，所述叠层结构包括第一沟道层和位于所述第一沟道层上的一个或多个自下而上依次堆叠的沟道叠层，每一个所述沟道叠层均包括牺牲层和位于所述牺牲层上的第二沟道层；所述衬底上形成有围绕所述凸起部的隔离层，所述隔离层暴露出所述叠层结构；在所述隔离层上形成横跨所述叠层结构的伪栅结构；
在所述伪栅结构两侧的叠层结构中形成源漏掺杂层；去除所述伪栅结构，形成栅极开口，暴露出所述叠层结构和所述隔离层；去除所述栅极开口底部的部分厚度的所述隔离层，暴露出所述凸起部的部分侧壁；沿垂直于所述第一沟道层的延伸方向，去除所述隔离层暴露出的所述凸起部，形成位于所述第一沟道层与剩余所述凸起部之间的沟槽，且所述第一沟道层与剩余所述凸起部或衬底之间相间隔；或者，沿垂直于所述第一沟道层的延伸方向，对所述暴露出的凸起部的侧壁进行减薄，使所述第一沟道层与剩余的所述凸起部围成沟槽；去除所述沟道叠层中的牺牲层，形成通槽，所述通槽由所述第二沟道层与所述第一沟道层围成，或由相邻的第二沟道层围成；在所述栅极开口和通槽、以及所述沟槽内填充栅极结构，所述栅极结构包围所述第二沟道层，且所述栅极结构还包围所述第一沟道层或者包围所述凸起部露出的所述第一沟道层。18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述栅极开口之后，去除所述栅极开口底部的部分厚度的所述隔离层之前，在所述栅极开口暴露出的所述叠层结构的侧壁上形成保护侧墙；且在形成所述沟槽之后，在去除所述沟道叠层中的牺牲层，形成通槽之前，去除所述保护侧墙。19.如权利要求17所述的半导体结构的形成方法，其特征在于，在提供基底的步骤中，所述牺牲层的厚度为第一厚度；在去除所述栅极开口底部的部分厚度的所述隔离层的步骤中，所述隔离层的去除厚度为第二厚度，所述第二厚度是所述第一厚度的90％至110％。20.如权利要求17所述的半导体结构的形成方法，其特征在于，采用各向同性的刻蚀工艺，沿垂直于所述第一沟道层的延伸方向，去除所述暴露出的凸起部或对所述暴露出的凸起部的侧壁进行减薄。21.如权利要求17所述的半导体结构的形成方法，其特征在于，在形成所述沟槽的步骤中，所述沟槽的底部表面，低于或齐平于所述栅极开口底部的所述隔离层的顶面。

技术总结
一种半导体结构及其形成方法，形成方法包括：去除伪栅结构，形成栅极开口，暴露出叠层结构和隔离层；去除栅极开口底部的部分厚度的隔离层，暴露出凸起部的部分侧壁；沿垂直于第一沟道层延伸方向，去除隔离层暴露出的凸起部，形成位于第一沟道层与剩余凸起部之间的沟槽，且第一沟道层与剩余凸起部或衬底之间相间隔；或沿垂直于第一沟道层的延伸方向，对暴露出的凸起部的侧壁进行减薄，使第一沟道层与剩余凸起部围成沟槽；去除沟道叠层中的牺牲层，形成通槽；在栅极开口和通槽、以及沟槽内填充栅极结构，栅极结构包围第二沟道层，且栅极结构还包围第一沟道层或者包围凸起部露出的第一沟道层。本发明实施例降低器件的漏电流，提升半导体结构的性能。导体结构的性能。导体结构的性能。


技术研发人员：汪涵 卜伟海
受保护的技术使用者：北方集成电路技术创新中心（北京）有限公司
技术研发日：2021.06.10
技术公布日：2022/12/12