半导体装置的制作方法

技术特征：
1.一种半导体装置，包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上，下沟道图案具有第一侧和与第一侧背对的第二侧，上沟道图案具有第三侧和与第三侧背对的第四侧；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间，其中，第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。2.根据权利要求1所述的半导体装置，还包括：绝缘间隔件，在下源极/漏极图案与上源极/漏极图案之间并且沿第一方向延伸，其中，绝缘间隔件包括第五侧，并且第一阻挡图案和第二阻挡图案在绝缘间隔件的第五侧。3.根据权利要求2所述的半导体装置，其中，下沟道图案和上沟道图案在绝缘间隔件的第六侧，绝缘间隔件的第六侧与绝缘间隔件的第五侧背对。4.根据权利要求1所述的半导体装置，还包括：栅电极，在上沟道图案上，其中，栅电极延伸到下沟道图案与上沟道图案之间的第一区域中。5.根据权利要求4所述的半导体装置，还包括：绝缘间隔件，在下源极/漏极图案与上源极/漏极图案之间，其中，绝缘间隔件置于栅电极的位于下沟道图案与上沟道图案之间的部分与第一阻挡图案之间，并且延伸到栅电极的所述部分与第二阻挡图案之间的第二区域中。6.根据权利要求4所述的半导体装置，其中，下沟道图案包括在第一方向上彼此间隔开的多个下半导体图案，并且栅电极延伸到所述多个下半导体图案之间的第三区域中。7.根据权利要求6所述的半导体装置，其中，上沟道图案包括在第一方向上彼此间隔开的多个上半导体图案，并且栅电极延伸到所述多个上半导体图案之间的第四区域中。8.根据权利要求1至7中的任一项所述的半导体装置，其中，第一阻挡图案包括第一半导体材料，并且第二阻挡图案包括第二半导体材料，其中，第一半导体材料和第二半导体材料具有不同的导电类型。9.根据权利要求8所述的半导体装置，其中，第一阻挡图案具有第一导电类型，第二阻挡图案具有不同于第一导电类型的第二导电类型，下源极/漏极图案具有第二导电类型，并且上源极/漏极图案具有第一导电类型。10.根据权利要求9所述的半导体装置，其中，第一阻挡图案和上源极/漏极图案包含第一导电类型的第一杂质，并且上源极/漏极图案中的第一杂质的第一浓度高于第一阻挡图案中的第一杂质的第二浓
度。11.根据权利要求9或10所述的半导体装置，其中，第二阻挡图案和下源极/漏极图案包含第二导电类型的第二杂质，并且下源极/漏极图案中的第二杂质的第三浓度高于第二阻挡图案中的第二杂质的第四浓度。12.根据权利要求1至7中的任一项所述的半导体装置，其中，第一阻挡图案包括第一绝缘材料，并且第二阻挡图案包括掺杂有半导体元素的第二绝缘材料。13.根据权利要求1所述的半导体装置，还包括：栅电极，在上沟道图案上以覆盖上沟道图案和下沟道图案；公共电极，在栅电极的第五侧，并且连接到上源极/漏极图案中的一个和下源极/漏极图案中的一个；上电极，在栅电极的与栅电极的第五侧背对的第六侧，并且连接到上源极/漏极图案中的另一个；以及下电极，在栅电极的第六侧并且连接到下源极/漏极图案中的另一个。14.一种半导体装置，包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；栅电极，在上沟道图案上以覆盖上沟道图案和下沟道图案；下源极/漏极图案，在栅电极的第一侧并连接到下沟道图案；上源极/漏极图案，在栅电极的第一侧并连接到上沟道图案；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间，其中，第一阻挡图案包括第一材料，并且第二阻挡图案包括不同于第一材料的第二材料。15.根据权利要求14所述的半导体装置，其中，下源极/漏极图案、第一阻挡图案、第二阻挡图案和上源极/漏极图案沿第一方向堆叠在栅电极的第一侧。16.根据权利要求15所述的半导体装置，其中，第一阻挡图案包括第一半导体材料，并且第二阻挡图案包括第二半导体材料，第二半导体材料具有与第一半导体材料的导电类型不同的导电类型，下源极/漏极图案的导电类型不同于第一阻挡图案的导电类型，并且上源极/漏极图案的导电类型不同于第二阻挡图案的导电类型。17.根据权利要求15所述的半导体装置，其中，第一阻挡图案包括第一绝缘材料，并且第二阻挡图案包括掺杂有半导体元素的第二绝缘材料。18.根据权利要求15所述的半导体装置，还包括：绝缘间隔件，在下源极/漏极图案与上源极/漏极图案之间，其中，绝缘间隔件置于第一阻挡图案与下沟道图案和栅电极中的至少一个之间，并且其中，绝缘间隔件延伸到第二阻挡图案与上沟道图案和栅电极中的至少一个之间的第一区域中。19.根据权利要求14至18中的任一项所述的半导体装置，其中，
下沟道图案包括在第一方向上彼此间隔开的多个下半导体图案，并且栅电极延伸到下沟道图案与上沟道图案之间的以及所述多个下半导体图案之间的第二区域中。20.根据权利要求19所述的半导体装置，其中，上沟道图案包括在第一方向上彼此间隔开的多个上半导体图案，并且栅电极延伸到所述多个上半导体图案之间的第三区域中。

技术总结
公开了半导体装置。所述半导体装置包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。第二材料不同。第二材料不同。


技术研发人员：朴星一 朴宰贤 金庚浩 尹喆珍 河大元
受保护的技术使用者：三星电子株式会社
技术研发日：2022.04.22
技术公布日：2023/1/13