套刻标记、掩膜组件、检测方法及误差分析方法与流程

本公开涉及半导体，具体而言，涉及一种套刻标记、掩膜组件、检测方法及误差分析方法。

背景技术：

1、随着2.5d及3d封装的发展，光刻工艺的曝光对象(例如：中介层(interposer))的尺寸越来越大，在产品制程过程中，由于光刻设备自生曝光条件的限制，需要将多个较小尺寸的光掩模组合起来，进而形成较大尺寸的曝光图案。然而，在对多个光掩模进行组合时，光掩膜之间易出现偏移，导致产品良率降低。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、有鉴于此，本公开提供一种套刻标记、掩膜组件、检测方法及误差分析方法，可提高器件集成度，提高掩膜版的对位精度，进而提高产品良率。

2、根据本公开的一个方面，提供一种套刻标记，所述套刻标记位于一衬底上，所述套刻标记包括：

3、第一图案层，包括第一标记图案；

4、第二图案层，包括第二标记图案，所述第一图案层与所述第二图案层同层分布；

5、所述第二图案层在所述衬底上的正投影与所述第一图案层在所述衬底上的正投影包括拼接区域，所述拼接区域包括第一区域，所述第一标记图案与所述第二标记图案在所述第一区域内无交叠，所述第一标记图案包括多个第一标记图案组，所述第二标记图案包括多个第二标记图案组，所述第一标记图案组与所述第二标记图案组在所述第一区域内一一对应的相互嵌套。

6、在本公开的一种示例性实施例中，各所述第一标记图案组依次连接，所述第一标记图案组包括首尾相连的第一线条、第二线条、第三线条及第四线条，相邻的两个线条不共线；所述第二标记图案组包括首尾相连的第五线条、第六线条、第七线条及第八线条，相邻的两个线条不共线。

7、在本公开的一种示例性实施例中，各所述第一标记图案组间隔分布，所述第一标记图案组包括沿第一方向间隔分布的第一线段和第二线段以及沿第二方向间隔分布的第三线段和第四线段，所述第一线段和所述第二线段均沿所述第二方向延伸，所述第三线段和所述第四线段均沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述第一线段与所述第三线段相交，所述第二线段与所述第四线段相交；

8、各所述第二标记图案组间隔分布，所述第二标记图案组包括沿第一方向间隔分布的第五线段和第六线段以及沿第二方向间隔分布的第七线段和第八线段，所述第五线段和所述第六线段均沿所述第二方向延伸，所述第七线段和所述第八线段均沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述第五线段与所述第七线段相交，所述第六线段与所述第八线段相交；

9、在所述拼接区域的长度方向上，所述第六线段位于所述第一线段和所述第二线段之间，所述第八线段位于所述第三线段和所述第四线段之间，所述第二线段位于所述第五线段和所述第六线段之间，所述第四线段位于所述第七线段和所述第八线段之间。

10、在本公开的一种示例性实施例中，所述拼接区域还包括第二区域，所述第一图案层还包括第三标记图案，所述第三标记图案包括多个第三标记图案组和多个第四标记图案组；所述第二图案层还包括第四标记图案，所述第四标记图案包括多个第五标记图案组，所述第三标记图案组与所述第五标记图案组在所述第二区域内无交叠，所述第三标记图案组与所述第五标记图案组在所述第二区域内一一对应的相互嵌套，且在所述第二区域内，各所述第四标记图案组与各所述第五标记图案组中的至少部分区域分别重合。

11、在本公开的一种示例性实施例中，所述第一标记图案具有第一配合部和第三配合部，所述第二标记图案具有第二配合部和第四配合部，所述第一配合部与所述第二配合部具有第一间距；所述第三配合部与所述第四配合部具有第二间距。

12、在本公开的一种示例性实施例中，所述第三标记图案具有第一配合部，所述第四标记图案具有第二配合部，所述第一配合部与所述第二配合部具有第三间距；

13、所述第三标记图案具有第三配合部，所述第四标记图案具有第四配合部，所述第三配合部与所述第四配合部具有第四间距。

14、根据本公开的一个方面，提供一种掩膜组件，所述掩膜组件包括：

15、第一掩膜版，包括第一掩膜图案；

16、第二掩膜版，包括第二掩膜图案，所述第二掩膜版在投影平面上的正投影与所述第一掩膜版在所述投影平面上的正投影包括拼接区域，所述拼接区域包括第一预设区域，所述第一掩膜图案与所述第二掩膜图案在所述第一预设区域内的正投影无交叠，第一掩膜图案包括多个第一图案组，所述第二掩膜图案包括多个第二图案组，所述第一图案组与所述第二图案组在所述第一预设区域内的正投影一一对应的相互嵌套。

17、在本公开的一种示例性实施例中，各所述第一图案组依次连接，所述第一图案组包括首尾相连的第一线条、第二线条、第三线条及第四线条，相邻的两个线条不共线；所述第二图案组包括首尾相连的第五线条、第六线条、第七线条及第八线条，相邻的两个线条不共线。

18、在本公开的一种示例性实施例中，各所述第一图案组间隔分布，所述第一图案组包括沿第一方向间隔分布的第一线段和第二线段以及沿第二方向间隔分布的第三线段和第四线段，所述第一线段和所述第二线段均沿所述第二方向延伸，所述第三线段和所述第四线段均沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述第一线段与所述第三线段相交，所述第二线段与所述第四线段相交；

19、各所述第二图案组间隔分布，所述第二图案组包括沿第一方向间隔分布的第五线段和第六线段以及沿第二方向间隔分布的第七线段和第八线段，所述第五线段和所述第六线段均沿所述第二方向延伸，所述第七线段和所述第八线段均沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述第五线段与所述第七线段相交，所述第六线段与所述第八线段相交；

20、在所述拼接区域的长度方向上，所述第六线段位于所述第一线段和所述第二线段之间，所述第八线段位于所述第三线段和所述第四线段之间，所述第二线段位于所述第五线段和所述第六线段之间，所述第四线段位于所述第七线段和所述第八线段之间。

21、在本公开的一种示例性实施例中，所述拼接区域还包括第二预设区域，所述第一掩膜版还包括第三掩膜图案，所述第三掩膜图案包括多个第三图案组和多个第四图案组；所述第二掩膜版还包括第四掩膜图案，所述第四掩膜图案包括多个第五图案组，所述第三图案组与所述第五图案组在所述第二预设区域内的正投影无交叠，所述第三图案组与所述第五图案组在所述第二预设区域内的正投影一一对应的相互嵌套，且在所述第二预设区域内，各所述第四图案组的正投影与各所述第五图案组的正投影的至少部分区域分别重合。

22、在本公开的一种示例性实施例中，所述第一掩膜图案具有第一配合部和第三配合部，所述第二掩膜图案具有第二配合部和第四配合部，所述第一配合部与所述第二配合部具有第一间距；所述第三配合部与所述第四配合部具有第二间距。

23、根据本公开的一个方面，提供一种检测方法，用于对上述任意一项所述的套刻标记进行检测，所述检测方法包括：

24、检测所述第一间距和所述第二间距；

25、当所述第一间距在第一误差范围内，所述第二间距在第二误差范围内时，判断用于形成所述套刻标记的第一掩膜版与第二掩膜版未偏移。

26、根据本公开的一个方面，提供一种检测方法，用于对上述任意一项所述的套刻标记进行检测，所述检测方法包括：

27、检测所述第一方向和所述第二方向的夹角；

28、当所述第一方向和所述第二方向的夹角在第三误差范围内时，判断用于形成所述套刻标记的第一掩膜版与第二掩膜版未偏移。

29、根据本公开的一个方面，提供一种检测方法，用于对上述任意一项所述的套刻标记进行检测，所述第一标记图案与所述第二标记图案的材料均为导电材料，所述检测方法包括：

30、将所述第一标记图案与第一测试垫连接；

31、将所述第二标记图案与第二测试垫连接；

32、通过所述第一测试垫和所述第二测试垫检测所述第一标记图案与所述第二标记图案之间的电学参数；

33、根据所述电学参数判断所述第一标记图案与所述第二标记图案的偏移情况。

34、根据本公开的一个方面，提供一种误差分析方法，包括：

35、检测上述任意一项所述的套刻标记中的所述第一配合部与所述第二配合部之间的第一参考间距；

36、检测所述第三配合部与所述第四配合部之间的第二参考间距；

37、根据所述第一参考间距与所述第三间距的差值及所述第二参考间距与所述第四间距之间的差值，确定重复曝光对所述第二区域中经过重复曝光形成的图样的影响。

38、本公开的套刻标记，一方面，在通过光刻工艺形成预定图案的过程中，可通过第一标记图案和第二标记图案使不同掩膜版对准，避免在通过光刻工艺转移图形的过程中出现对位偏差，可提高掩膜版的对位精度，进而提高产品良率；另一方面，由于第二图案层在衬底上的正投影与第一图案层在衬底上的正投影包括拼接区域，可缩小第一图案层和第二图案层占据的横向尺寸，进而缩小第一标记图案与第二标记图案之间的间距，提高器件集成度；再一方面，由于第一标记图案和第二标记图案在第一区域内无交叠，在图案转移的过程中，可避免对第一标记图案和/或第二标记图案多次曝光，进而避免了多次曝光产生的误差，有助于提高第一标记图案和第二标记图案的精确度；同时，可通过量测第一标记图案和第二标记图案在第一区域中的预设部位的间距，进而监控用于形成第一标记图案的第一掩膜版与用于形成第二标记图案的第二掩膜版的对准误差。

39、本公开的掩膜组件，一方面，在通过光刻工艺形成预定图案的过程中，可通过第一掩膜图案和第二掩膜图案使第一掩膜版与第二掩膜版对准，避免在通过光刻工艺转移图形的过程中第一掩膜版和第二掩膜版之间出现对位偏差，可提高掩膜版的对位精度，进而提高产品良率；另一方面，由于第二掩膜版在投影平面上的正投影与第一掩膜版在投影平面上的正投影包括拼接区域，可缩小第一掩膜版和第二掩膜版占据的横向尺寸，进而缩小第一掩膜图案与第二掩膜图案之间的间距，提高器件集成度；再一方面，由于第一掩膜图案和第二掩膜图案在第一区域内无交叠，在图案转移的过程中，可避免对与第一掩膜图案对应的区域和/或与第二掩膜图案对应的区域多次曝光，进而避免了多次曝光产生的误差，有助于提高最终形成的套刻标记的精确度。

40、本公开的检测方法，可通过第一间距和第二间距的数值共同监控用于形成第一标记图案的第一掩膜版和用于形成第二标记图案的第二掩膜版是否发生偏移，有助于提高监控第一掩膜版和第二掩膜版的对准误差的精度；或者，通过量测第一方向与第二方向的夹角，进而精准的判断用于形成第一标记图案的第一掩膜版是否发生偏移，有助于提高掩膜版偏移误差的量测精度；又或者，通过测试垫向第一标记图案和第二标记图案施加电压，进而对第一标记图案和第二标记图案进行电性测试，进而通过电性测试得到的电学参数判断用于形成第一标记图案的第一掩膜版与用于形成第二标记图案的第二掩膜版的对准误差是否超过阈值，若对准误差没有超过阈值，则可通过第一间距和第二间距的数值确定第一掩膜版与第二掩膜版的具体偏移误差。

41、本公开的误差分析方法，可将第一参考间距和第三间距分别与用于形成套刻标记的掩膜组件中预设的第一间距进行比较，同时将第二参考间距和第四间距分别与用于形成套刻标记的掩膜组件中预设的第二间距进行比较，进而计算经过重复曝光和未经过重复曝光两种情况下，形成的套刻标记的偏差程度；与此同时，还可通过计算第一参考间距和第三间距之间的差值，以及第二参考间距与第四间距之间的差值，进而确定重复曝光对套刻标记的影响程度。

42、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。