一种可配置时间域流水线模数转换器

本发明属于模数转换器，具体涉及一种可配置时间域流水线模数转换器。

背景技术：

1、随着无线接收系统和传感器系统的快速发展，多种通信标准得到应用。不同的通信标准要求不同的带宽和数据传输速率，同时新一代通信标准也需要对前代向下兼容，例如5g需要兼容4g和3g。终端用户需要可支持多种应用场景和通信协议的设备，以降低制造成本，提高系统性能并最大限度地减少芯片尺寸。可配置模数转换器在这种背景下应运而生，灵活性高的特点支持其可同时应用于无线局域网、蓝牙传输、数字电视接收机等多种通信系统。

2、目前可配置模数转换器(analog to digital converter，adc)使用电压域流水线结构，并在增益数模转换器(mdac)中设置多个并行的电压放大器，通过开启关闭这些放大器来实现adc不同的转换速度。但是，电压域结构中高性能电压放大器的设计难度随着工艺尺寸的减小而加大；流水线结构的传统子adc具有速度受限或功耗较大的缺点，无法同时满足高速高精度要求；多并行放大器结构会占据较大面积，同时无法改变级间电路增益，精度配置受限；传统时间域流水线结构需要引入时间余量产生器，降低了adc工作速度，且余量产生器的非线性会影响精度。

技术实现思路

1、为了解决现有技术中存在的上述问题，本发明提供了一种可配置时间域流水线模数转换器。本发明要解决的技术问题通过以下技术方案实现：

2、本发明提供了一种可配置时间域流水线模数转换器，包括：第一可配置模数转换器和多个级联的第二可配置模数转换器，其中，

3、所述第一可配置模数转换器作为所述可配置时间域流水线模数转换器的第一级，用于将输入的电压信号转换为时间信号，并对所述时间信号进行量化后传输至所述多个级联的第二可配置模数转换器中；

4、所述第二可配置模数转换器，用于对输入的余量时间信号逐级进行放大量化产生对应的数字码和余量时间信号；

5、其中，所述第一可配置模数转换器和所述第二可配置模数转换器通过设置的开关电容阵列实现时间增益可配置的功能。

6、与现有技术相比，本发明的有益效果在于：

7、本发明可配置时间域流水线模数转换器，采用可配置时间放大器(可配置ta)和逐次逼近型时间数字转换器(sa tdc)的结构，避免了电压放大器的使用，适用于先进制程。同时本发明依靠电路门的传输延时量化，具有结构简单、面积小、功耗低的优势。本发明的时间放大器可以配置增益，且线性度较高，满足模数转换器(adc)的精度配置要求，sa tdc在量化后可天然产生时间余量信息，不需要时间余量产生器。

8、上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

技术特征：

1.一种可配置时间域流水线模数转换器，其特征在于，包括：第一可配置模数转换器和多个级联的第二可配置模数转换器，其中，

2.根据权利要求1所述的可配置时间域流水线模数转换器，其特征在于，所述第一可配置模数转换器，包括级联的可配置电压时间转换器和逐次逼近型时间数字转换器，其中，

3.根据权利要求2所述的可配置时间域流水线模数转换器，其特征在于，所述可配置电压时间转换器，包括两个结构相同的可配置电压时间转换单元，所述电压信号对应输入至两个所述可配置电压时间转换单元进行转换得到所述时间信号；

4.根据权利要求2所述的可配置时间域流水线模数转换器，其特征在于，所述逐次逼近型时间数字转换器，包括多个级联的时间数字转换单元、和开关阵列，所述时间数字转换单元包括：时间比较器、两个延时单元、两个选择器，其中，

5.根据权利要求1所述的可配置时间域流水线模数转换器，其特征在于，所述第二可配置模数转换器，包括级联的可配置时间放大器和逐次逼近型时间数字转换器，其中，

6.根据权利要求5所述的可配置时间域流水线模数转换器，其特征在于，所述可配置时间放大器，包括级联的可配置时间电压转换器和可配置电压时间转换器，其中，

7.根据权利要求6所述的可配置时间域流水线模数转换器，其特征在于，所述可配置时间电压转换器，包括：触发器单元、逻辑门、充电电流源、放电电流源和两个第二开关电容阵列，其中，

8.根据权利要求7所述的可配置时间域流水线模数转换器，其特征在于，所述可配置时间放大器中可配置时间电压转换器和可配置电压时间转换器的电流源的电流相等。

技术总结本发明涉及一种可配置时间域流水线模数转换器，包括：第一可配置模数转换器和多个级联的第二可配置模数转换器，其中，第一可配置模数转换器作为可配置时间域流水线模数转换器的第一级，用于将输入的电压信号转换为时间信号，并对时间信号进行量化后传输至多个级联的第二可配置模数转换器中；第二可配置模数转换器，用于对输入的余量时间信号逐级进行放大并量化产生对应的数字码和余量时间信号；其中，第一可配置模数转换器和第二可配置模数转换器通过设置的放电和充电开关电容阵列实现时间增益可配置的功能。本发明采用可配置TA和SA TDC的结构，避免了电压放大器的使用，线性度较高，满足ADC的精度配置要求，不需要时间余量产生器。技术研发人员：李登全,王飞达,赵鑫,朱樟明,沈易,刘术彬受保护的技术使用者：西安电子科技大学技术研发日：技术公布日：2024/1/15