技术新讯 > 信息存储应用技术 > 通过对表现出随机电报噪声的存储器单元进行编程后调谐来提高模拟非易失性存储器中的读取电流稳定性的方法与流程  >  正文

通过对表现出随机电报噪声的存储器单元进行编程后调谐来提高模拟非易失性存储器中的读取电流稳定性的方法与流程

  • 国知局
  • 2024-07-31 19:30:47

本发明涉及非易失性存储器设备,并且更具体地涉及提高读取操作期间存储器单元电流的稳定性。

背景技术:

1、非易失性存储器设备在本领域中是公知的。参见例如美国专利7,868,375,其公开了四栅极存储器单元配置,并且以引用方式并入本文用于所有目的。具体地,本技术的图1示出了具有在硅半导体衬底12中形成的间隔开的源极区14和漏极区16的分裂栅存储器单元10。源极区14可以被称为源极线sl(因为其通常连接到同一行或列中其他存储器单元的其他源极区),并且漏极区16通常通过位线触点28连接到位线。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20竖直地设置在沟道区18的第一部分上方并且与该第一部分绝缘(并且控制其导电性)(并且部分地竖直地位于源极区14上方并且与其绝缘)。控制栅22竖直地设置在浮栅20上方并且与其绝缘。选择栅24竖直地设置在沟道区18的第二部分上方并且与其绝缘(并控制其电导率)。擦除栅26竖直地设置在源极区14上方并且与源极区绝缘,并且与浮栅20侧向相邻。多个此类存储器单元可以按行和列排列以形成存储器单元阵列。

2、将各种组合的电压施加到控制栅22、选择栅24、擦除栅26和/或源极区14/漏极区16,以对分裂栅存储器单元10进行编程(即,将电子注入到浮栅上),擦除分裂栅存储器单元10(即,从浮栅移除电子),以及读取分裂栅存储器单元10(即,测量或检测沟道区18的电导率以确定浮栅20的编程状态)。

3、分裂栅存储器单元10可以数字方式操作,其中分裂栅存储器单元10被设置为仅两种可能的状态中的一种:编程状态和擦除状态。通过在擦除栅26上施加高正电压并且可选地在控制栅22上施加负电压来擦除分裂栅存储器单元10,以引起电子从浮栅20到擦除栅26的隧穿(使浮栅20处于带更多正电荷的状态—擦除状态)。可以通过在控制栅22、擦除栅26、选择栅24和源极区14上施加正电压以及在漏极区16上施加电流来对分裂栅存储器单元10进行编程。然后,电子将沿着沟道区18从漏极区16流向源极区14,其中电子变得加速并且变热,由此它们中的一部分通过热电子注入被注入到浮栅20上(使浮栅20处于带更多负电的状态——编程状态)。可以通过在选择栅24(导通该选择栅24下方的沟道区18的一部分)和漏极区16(并且可选地在擦除栅26和/或控制栅22上)上施加正电压并且感测流过沟道区18的电流来读取分裂栅存储器单元10。如果浮栅20带正电(即,分裂栅存储器单元10被擦除),则分裂栅存储器单元10将导通,并且电流将从漏极区16流动到源极区14(即,基于所感测的电流流动而感测到分裂栅存储器单元10处于其擦除“1”状态)。如果浮栅20带负电(即分裂栅存储器单元10被编程),则浮栅下方的沟道区18的一部分被关断,从而阻止明显的电流流动(即,基于无或最小电流流动而感测到分裂栅存储器单元10处于其编程“0”状态)。

4、表1提供了擦除、编程和读取电压的非限制性示例,其中vcc是电源电压或另外的正电压(诸如2.5v)。

5、表1

6、 wl(sg) bl(漏极) 源极 eg cg 擦除 0v 0v 0v 11.5v 0v 编程 1v 1μa 4.5v 4.5v 10.5v 读取 vcc 0.6v 0v 0v vcc

7、分裂栅存储器单元10可以另选地以模拟方式操作,其中分裂栅存储器单元10的存储器状态(即,浮栅20上的电荷量,诸如电子数)可以在任何地方从完全擦除状态(浮栅20上的最小数目的电子)连续改变到完全编程状态(浮栅20上的最大数目的电子),或者只是该范围的一部分。这意味着分裂栅存储器单元10的存储是模拟的,这允许对分裂栅存储器单元10阵列中的每个分裂栅存储器单元10进行非常精确和单独的调谐。另选地,分裂栅存储器单元10可以作为mlc(多级单元)来操作,其中其被配置为被编程至许多离散值(诸如16或64个不同值)中的一个值。在模拟或mlc编程的情况下,在有限的时间内或作为一系列脉冲施加编程电压,直到实现期望的编程状态。在多个编程脉冲的情况下,可以使用编程脉冲之间的中间读取操作来确定期望的编程状态是否已经实现(在这种情况下编程停止)或尚未实现(在这种情况下编程继续)。

8、以模拟方式或作为mlc操作的分裂栅存储器单元10可能对噪声和读取电流不稳定性更敏感,这会对分裂栅存储器单元10的准确度产生不利影响。模拟非易失性存储器设备中的读取电流不稳定性的一个来源是由位于栅极氧化物与存储器单元沟道区之间的界面和接近界面处的氧化物陷阱进行的电子捕获和发射。该栅极氧化物是将浮栅20与衬底12的沟道区18分开的绝缘层。当电子在界面陷阱上被捕获时,其减小了在读取操作期间的沟道电导率,并因此增加分裂栅存储器单元10的阈值电压vt(即,导通分裂栅存储器单元10的沟道区18以产生预定目标电流期望的控制栅22上的最小电压,该预定目标电流以1μa为示例)。当控制栅电压处于或高于阈值电压vt时,在源极区14和漏极区16之间创建导电路径,并且至少预定目标电流的电流流动。当控制栅电压低于阈值电压vt时,不会产生导电路径,并且源极区14和漏极区16之间的任何电流都被视为子阈值或漏电流。在界面陷阱上被捕获的电子可以从该界面陷阱中发射出来,从而降低存储器单元的阈值电压vt,并因此增加在读取操作期间的沟道电导率。由界面陷阱进行的电子捕获和发射的这些单电子事件表现为读取电流噪声,并且被称为随机电报噪声(rtn)。通常,由单个界面陷阱产生的rtn通过两种状态来表征:电子从界面陷阱中发射出来时的较低vt状态(和较高读取电流状态)和电子被界面陷阱捕获时的较高vt状态(和较低读取电流状态)。如上所描述,分裂栅存储器单元10在读取期间的不稳定性可以通过阈值电压vt(即,对应于预定目标电流的控制栅电压)或通过在给定读取电压条件下的存储器单元电流来表征。关于存储器单元读取不稳定性如阈值电压vt来具体描述本示例,然而,具体预期了在给定读取电压下使用存储器单元电流。

9、在编程期间发生的rtn可以作为编程操作的一部分被寻址。然而,rtn的一个问题是在完成存储器单元的编程之后可能发生不期望地降低存储器单元的阈值电压vt(并因此在读取操作期间不期望地增加沟道电导率)的电子发射。因此,需要寻址模拟和mlc非易失性存储器设备(诸如但不限于分裂栅存储器单元10)中的rtn以补偿编程后的rtn。

技术实现思路

1、前述问题和需要通过一种存储器设备得到解决,该存储器设备包括:多个非易失性存储器单元,每个非易失性存储器单元包括第一栅极和控制电路。该控制电路被配置为:

2、将多个非易失性存储器单元中的选定非易失性存储器单元编程到初始编程状态,该初始编程状态对应于该选定非易失性存储器单元的第一栅极的阈值电压满足或超过该选定非易失性存储器单元的第一栅极的目标阈值电压,其中第一栅极的目标阈值电压对应于目标读取电流,其中该选定非易失性存储器单元的编程包括将具有第一值的编程电压施加到第一栅极,

3、将该第一值存储在存储器中,

4、使用施加到该选定非易失性存储器单元的第一栅极的读取电压在第一读取操作中读取该选定非易失性存储器单元以生成第一读取电流,该读取电压小于第一栅极的目标阈值电压,以及

5、响应于确定该第一读取电流大于该目标读取电流,使该选定非易失性存储器单元经受附加编程,其中该附加编程包括:

6、从存储器检索该第一值,

7、确定大于第一值的第二值,以及

8、编程该选定非易失性存储器单元,包括将具有第二值的编程电压施加到第一栅极。

9、一种对多个非易失性存储器单元中的选定非易失性存储器单元进行编程的方法,其中该多个非易失性存储器单元中的每个非易失性存储器单元包括第一栅极,该方法包括:

10、将该选定非易失性存储器单元编程到初始编程状态,该初始编程状态对应于达到或超过该选定非易失性存储器单元的第一栅极的目标阈值电压,其中该目标阈值电压对应于目标读取电流,其中该编程包括将具有第一值的编程电压施加到第一栅极,

11、将该第一值存储在存储器中,

12、使用施加到该选定非易失性存储器单元的第一栅极的读取电压在第一读取操作中读取该选定非易失性存储器单元以生成第一读取电流,该读取电压小于该目标阈值电压,以及

13、响应于确定该第一读取电流大于该目标读取电流,使该选定非易失

14、性存储器单元经受附加编程,其中该附加编程包括:

15、从存储器检索该第一值,

16、确定大于第一值的第二值,以及

17、编程该选定非易失性存储器单元,包括将具有第二值的编程电压施加到第一栅极。

18、通过查看说明书、权利要求书和附图,其他目的和特征将变得显而易见。

本文地址:https://www.jishuxx.com/zhuanli/20240731/182856.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。