记忆体装置的制作方法

由于各种电子元件(如晶体管、二极管、电阻器、电容器等)的整合密度不断提高，半导体行业经历了快速增长。在很大程度上，整合密度的提高来自于最小特征尺寸的反复减少，这允许将更多元件整合到给定区域中。

背景技术：

1、本揭露是关于一种记忆体装置及其形成方法，特别是关于一种包含基板、记忆体阵列以及多个字线驱动器的记忆体装置及其形成方法。

技术实现思路

1、本揭露的一实施例提供一种记忆体装置，包含基板、记忆体阵列以及多个字线驱动器。记忆体阵列包含多个字线，字线各自沿第一横向延伸。多个字线驱动器分别耦接到字线。字线驱动器中的每个驱动器包含具有第一导电类型的多个第一晶体管中对应的至少一晶体管及具有与第一导电类型相反的第二导电类型的多个第二晶体管中对应的晶体管。字线包含第一子集的字线，第一子集的字线沿垂直方向布置在不同的记忆体层中，并且分别具有沿第一横向延伸的不同长度。第一晶体管耦接到第一子集的字线，布置在基板的第一区域中，并且第二晶体管，耦接到第一子集的字线，布置在基板的第二区域中。第一区域及第二区域彼此间隔开。本揭露的另一实施例提供一种记忆体装置，包含多个字线以及多个驱动器。驱动器的每一者用以控制字线中对应的字线，并且驱动器的每一者包含具有第一导电类型的第一晶体管及具有第二导电类型的第二晶体管。驱动器中的第一驱动器的第一晶体管形成在基板的第一井中，并且第一驱动器的第二晶体管形成在基板的第二井中。第一井与第二井隔开。本揭露的另一实施例提供一种记忆体装置，包含第一晶体管、第二晶体管以及记忆体阵列。第一晶体管形成在基板的第一区域中，其中第一晶体管具有第一导电类型。第二晶体管形成在与第一区域隔开的基板的第二区域中，其中第二晶体管具有与第一导电类型相反的第二导电类型。记忆体阵列形成在第一晶体管及第二晶体管上，其中记忆体阵列包括多个字线，字线中的每一者耦接到记忆体阵列的记忆体单元对应的子集。第一晶体管及该第二晶体管两者耦接到字线中的第一字线。

技术特征：

1.一种记忆体装置，其特征在于，包含：

2.如权利要求1所述的记忆体装置，其特征在于，其中所述多个字线包含一第二子集的字线，该第二子集的字线沿该垂直方向布置在相同的一记忆体层中，并且具有沿该第一横向延伸的相同的一长度。

3.如权利要求2所述的记忆体装置，其特征在于，其中该记忆体阵列进一步包含第二多个记忆体单元，该第二多个记忆体单元分别耦接到该第二子集的字线，并且沿着垂直于该第一横向的一第二横向彼此隔离。

4.如权利要求1所述的记忆体装置，其特征在于，其中该记忆体阵列进一步包含第一多个记忆体单元，该第一多个记忆体单元分别耦接到该第一子集的字线，并且沿着该垂直方向彼此堆叠。

5.一种记忆体装置，其特征在于，包含：

6.如权利要求5所述的记忆体装置，其特征在于，其中所述多个驱动器中的一第二驱动器的该第一晶体管紧靠该第一个驱动器的该第一晶体管布置，该第二个驱动器的该第二晶体管紧靠该第一驱动器的该第二晶体管布置，并且其中分别由该第一驱动器及该第二驱动器控制的所述多个字线布置在相同的一记忆体层中。

7.如权利要求5所述的记忆体装置，其特征在于，其中所述多个驱动器中的一第三驱动器的该第一晶体管紧靠该第一个驱动器的该第一晶体管布置，该第三个驱动器的该第二晶体管紧靠该第一驱动器的该第二晶体管布置，并且其中分别由该第一驱动器及该第三驱动器控制的所述多个字线布置在相邻记忆体层中。

8.如权利要求5所述的记忆体装置，其特征在于，进一步包含彼此横向隔离的多个记忆体串，其中所述多个记忆体串中的每一个耦接到所述多个字线的相应的一子集。

9.一种记忆体装置，其特征在于，包含：

10.如权利要求9所述的记忆体装置，其特征在于，进一步包含：

技术总结本申请提供一种记忆体装置，包含多个字线(WL)。记忆体装置包括多个驱动器，每个驱动器用以控制多个WL中的对应一个，每个驱动器包含具有第一导电类型的第一晶体管及具有第二导电类型的第二晶体管。驱动器中的第一驱动器的第一晶体管形成在基板的第一井中，并且此第一驱动器的第二晶体管形成在基板的第二井中。第一井与第二井隔开。技术研发人员：李俊颖,黄家恩,李婕受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20230510技术公布日：2024/1/22