数据处理方法、存储设备、存储介质及计算机程序产品与流程

本技术涉及但不限于通信，尤其涉及一种数据处理方法、设备、存储介质及程序产品。

背景技术：

1、存储器是一种用于存储程序和数据的电子设备，由多个存储模块组成。存储模块的电路结构决定了存储器的读写性能。

2、诸如静态随机存储器(static random access memory，sram)等存储器，具有单端口的读写功能，但是该端口只能进行读取操作，或者只能进行写入操作，读取操作和写入操作无法同时进行，存在读写性能较低的问题。

技术实现思路

1、有鉴于此，本技术实施例至少提供一种数据处理方法、存储设备、存储介质及计算机程序产品。如此，通过存储设备可以实现两读一写功能，以在保证高性能和两读一写功能的同时，减小存储设备所占据的面积，降低设备成本。

2、本技术实施例的技术方案是这样实现的：

3、一方面，本技术实施例提供一种数据处理方法，应用于存储设备中的控制模块，所述存储设备还包括存储模块，所述数据处理方法包括：响应外部触发的操作信号，在所述操作信号表征需要进行两次读取操作一次写入操作的情况下，控制连接于所述存储模块和所述控制模块之间的第一通路进行读取操作和写入操作，同时控制连接于所述存储模块和所述控制模块之间的第二通路进行读取操作。

4、在一些实施例中，所述存储设备包括预充电电路，所述第一通路包括读写字线、第一位线和第二位线，所述读写字线用于控制所述第一位线和所述第二位线进行放电；所述控制连接于所述存储模块和所述控制模块之间的第一通路进行读取操作和写入操作，包括：控制所述读写字线连通所述第一通路，并控制所述第一位线和所述第二位线中的至少之一进行放电，以读取所述操作信号要读取的第一数据，完成本次读取操作；控制所述预充电电路将所述第一位线和所述第二位线充电至目标电压，通过所述第一通路将所述操作信号要写入的第二数据写入所述存储模块，完成本次写入操作。

5、在一些实施例中，所述存储设备包括定位装置；所述控制所述读写字线连通所述第一通路，并控制所述第一位线和所述第二位线中的至少之一进行放电，以读取所述操作信号要读取的第一数据，包括：控制所述读写字线连通所述第一通路中的第一位线和第二位线；通过所述定位装置，基于所述操作信号中的第一地址数据从所述存储设备的多个八管存储单元中确定第一存储单元；控制所述第一位线和所述第二位线中的至少之一进行放电，读取所述第一存储单元中的第一数据。

6、在一些实施例中，所述存储设备包括定位装置；所述通过所述第一通路将所述操作信号要写入的第二数据写入所述存储模块，包括：通过所述定位装置，基于所述操作信号中的第二地址数据从所述存储设备的多个八管存储单元中确定第二存储单元；通过所述第一通路将所述第二数据写入所述第二存储单元。

7、在一些实施例中，所述存储设备包括预充电电路，所述第二通路包括读字线和第三位线，所述读字线用于控制所述第三位线进行放电；所述控制连接于所述存储模块和所述控制模块之间的第二通路进行读取操作，包括：控制所述预充电电路对所述第三位线停止充电；控制所述读字线连通所述第二通路，并控制所述第三位线进行放电，以读取所述操作信号要读取的第三数据，完成本次读取操作。

8、在一些实施例中，在所述操作信号表征需要进行读取操作的情况下，所述数据处理方法还包括：在所述操作信号表征需要进行单次读取操作的情况下，控制所述第一通路进行读取操作，或者，控制所述第二通路进行读取操作；在所述操作信号表征需要进行两次读取操作的情况下，控制所述第一通路和所述第二通路分别进行读取操作。

9、在一些实施例中，所述存储设备包括预充电电路，所述第一通路包括读写字线、第一位线和第二位线，所述读写字线用于控制所述第一位线和所述第二位线进行放电；所述控制所述第一通路进行读取操作，包括：控制所述预充电电路对所述第一位线和所述第二位线停止充电；控制所述读写字线连通所述第一通路，并控制所述第一位线和所述第二位线中的至少之一进行放电，以读取所述操作信号要读取的第四数据，完成本次读取操作。

10、在一些实施例中，所述存储设备包括预充电电路，所述第一通路包括读写字线、第一位线和第二位线，所述读写字线用于控制所述第一位线和所述第二位线进行放电；在所述操作信号表征需要进行写入操作的情况下，所述数据处理方法还包括：控制所述预充电电路对所述第一位线和所述第二位线停止充电；控制所述读写字线连通所述第一通路，并通过所述第一位线和所述第二位线将所述操作信号要写入的第五数据写入所述存储模块，完成本次写入操作。

11、在一些实施例中，在所述操作信号表征需要进行一次读取操作和一次写入操作的情况下，所述数据处理方法还包括：控制所述第一通路进行读取操作和写入操作；或者，控制所述第一通路进行写入操作，控制所述第二通路进行读取操作。

12、另一方面，本技术实施例提供一种存储设备，所述存储设备包括：存储模块和控制模块，所述存储模块由多个八管存储单元构成；所述控制模块和所述存储模块之间连接有第一通路和第二通路；所述控制模块，用于通过所述第一通路进行读取操作和写入操作，通过所述第二通路进行读取操作，实现针对所述存储模块的数据的两读一写。

13、在一些实施例中，所述第一通路包括第一晶体管、第二晶体管、第一端口和第二端口，所述第二通路包括第三晶体管、第四晶体管和第三端口；所述第一晶体管的第一端、所述第二晶体管的第一端和所述第三晶体管的第一端分别连接所述锁存器，所述第一晶体管的第二端连接所述第一端口，所述第二晶体管的第二端连接所述第二端口，所述第三晶体管的第二端连接第四晶体管的第一端，所述第四晶体管的第二端连接所述第三端口。

14、在一些实施例中，所述第一通路包括：读写字线和第一位线和第二位线，所述第一位线和所述第二位线为一对互补位线；所述读写字线的第一端连接所述控制模块，所述读写字线的第二端分别连接所述第一晶体管的控制端和所述第二晶体管的控制端；所述第一端口连接所述第一位线的第一端和所述第二位线的第一端，所述第二端口连接所述第一位线的第一端和所述第二位线的第一端，所述第一位线的第二端连接所述第一晶体管的第二端，所述第二位线的第二端连接所述第二晶体管的第二端；所述控制模块，用于控制所述读写字线连通所述第一晶体管和所述第二晶体管，以连通所述第一通路，并控制所述第一位线和所述第二位线中的至少之一进行放电，将所述存储模块中的至少一个八管存储单元的数据通过所述第一端口读出，实现读取操作；控制所述第一位线和所述第二位线将数据通过所述第二端口写入所述存储模块中的至少一个八管存储单元，实现写入操作。

15、在一些实施例中，所述第二通路包括读字线和第三位线；所述读字线的第一端连接所述控制模块，所述读字线的第二端连接所述第四晶体管的控制端；所述第三端口连接所述第三位线的第一端，所述第三位线的第二端连接所述第四晶体管的第二端；所述控制模块，用于控制所述读字线连通所述第三晶体管和所述第四晶体管，以连通所述第二通路，并控制所述第三位线进行放电，将所述存储模块中的至少一个八管存储单元的数据通过所述第三端口读出，实现读取操作。

16、在一些实施例中，所述存储设备包括寻址模块；所述寻址模块连接于所述控制模块和所述存储模块之间；所述寻址模块，用于从所述存储模块的多个八管存储单元中确定任一地址数据对应的存储单元。

17、在一些实施例中，所述寻址模块包括第一寻址装置和第二寻址装置；所述第一寻址装置的第一端连接所述控制模块，所述第一寻址装置的第二端连接所述第一通路中的读写字线和读字线；所述第二寻址装置的第一端连接所述控制模块，所述第二寻址装置的第二端连接所述第一通路中的第一位线和第二位线；所述第一寻址装置，用于从所述存储模块的多个八管存储单元中确定所述述任一地址数据对应的行；所述第二寻址装置，用于从所述存储模块的多个八管存储单元中确定所述任一地址数据对应的列。

18、在一些实施例中，所述存储设备包括预充电电路；所述预充电电路连接于所述控制模块和所述存储模块之间；所述预充电电路，用于在读写操作结束后，将所述存储设备中的位线充电至目标电压。

19、在一些实施例中，所述控制模块包括预译码电路和控制电路；所述预译码电路，用于对任一地址数据进行预先译码，并将译码后的任一地址数据传输至所述第一寻址装置；所述控制电路，用于控制所述存储设备中的各组件的交互。

20、在一些实施例中，所述存储设备包括第一读取电路；所述第一读取电路的第一端连接所述第一端口，所述第一读取电路的第二端连接所述第一位线的第一端和所述第二位线的第一端；所述第一读取电路，用于放大和锁存承载有通过所述第一通路从所述存储模块中读取的数据的信号，并将第一处理后的信号从所述第一端口输出。

21、在一些实施例中，所述存储设备包括写入电路；所述写入电路的第一端连接所述第二端口，所述写入电路的第二端连接所述第一位线的第一端和所述第二位线的第一端；所述写入电路，用于基于所述控制模块的指令将数据写入所述第一位线和所述第二位线，进而写入所述存储模块。

22、在一些实施例中，所述存储设备包括第二读取电路；所述第二读取电路的第一端连接所述控制模块，所述第二读取电路的第二端连接所述第三位线；所述第二读取电路，用于放大和锁存承载有通过所述第二通路从所述存储模块中读取的数据的信号，并将第二处理后的信号从所述第二端口输出。

23、再一方面，本技术实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述方法中的部分或全部步骤。

24、又一方面，本技术实施例提供一种计算机程序，包括计算机可读代码，当所述计算机可读代码在计算机设备中运行时，所述计算机设备中的处理器执行用于实现上述方法中的部分或全部步骤。

25、又一方面，本技术实施例提供一种计算机程序产品，所述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，所述计算机程序被计算机读取并执行时，实现上述方法中的部分或全部步骤。

26、本技术实施例中，通过在控制模块和存储模块之间构建兼具读取功能和写入功能的第一通路和具有读取功能的第二通路；如此，可以通过控制模块控制第一通路实现一次读取操作和一次写入操作、控制第二通路实现一次读取操作，从而使存储设备具备两读一写功能，以在保证高性能和两读一写功能的同时，减小存储设备所占据的面积，进而降低基于存储设备制成的sram的整体面积，从而降低芯片成本。

27、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本技术的技术方案。