一种沟槽栅晶体管的制作方法

本申请涉及半导体，特别是涉及一种沟槽栅晶体管。

背景技术：

1、沟槽栅晶体管相比于平面栅晶体管，可以大大缩小元胞尺寸，进而大幅度提升电流密度。例如，沟槽栅金属氧化物半导体场效应晶体管（metal-oxide-semiconductorfield-effect transistor，mosfet）相比于平面栅mosfet，性能得到大幅提升，不仅可以获得更高的沟道迁移率，而且比导通电阻rsp降低，器件的导通电流密度和导通性能提高。

2、然而，沟槽栅晶体管的栅介质层形成在栅极沟槽内，由于其厚度通常较薄，很容易形成较大的输入电容ciss，尤其随着沟道密度的增加，器件的输入电容也随之变大，这会增加器件的开关损耗。

技术实现思路

1、有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种沟槽栅晶体管。

2、第一方面，本申请实施例提供了一种沟槽栅晶体管，包括：

3、半导体材料层，包括彼此相对的第一表面和第二表面；

4、栅极沟槽，从所述半导体材料层的第一表面延伸至所述半导体材料层的内部，所述栅极沟槽包括侧壁和底壁；

5、栅介质层，位于所述栅极沟槽内且包括覆盖所述栅极沟槽的侧壁的第一介质部和第二介质部；

6、第一电场屏蔽结构，位于所述栅极沟槽外且邻接所述第一介质部；

7、体区，位于所述栅极沟槽外且邻接所述第二介质部，所述体区中靠近所述栅极沟槽的部分用于形成沟道区；

8、其中，所述第一介质部的厚度大于所述第二介质部的厚度。

9、结合本申请的第一方面，在一可选实施方式中，所述第一介质部和所述第二介质部沿所述栅极沟槽的侧壁的延伸方向交替排布，所述延伸方向指所述侧壁在所述半导体材料层的第一表面所在的平面上的延伸方向。

10、结合本申请的第一方面，在一可选实施方式中，所述第一电场屏蔽结构还延伸至所述栅极沟槽的下方；所述栅介质层包括覆盖所述栅极沟槽的底壁的第三介质部和第四介质部；在垂直于所述半导体材料层的第一表面的方向上，所述第三介质部的投影落入所述第一电场屏蔽结构的投影的范围内，所述第四介质部的投影与所述第一电场屏蔽结构的投影不重合；

11、其中，所述第三介质部的厚度大于所述第四介质部的厚度。

12、结合本申请的第一方面，在一可选实施方式中，还包括：栅极，位于所述栅极沟槽内且经由所述栅介质层与所述栅极沟槽的侧壁和底壁隔离；所述栅极包括第一栅极部和第二栅极部，所述第一栅极部从所述栅极沟槽内邻接所述第一介质部，所述第二栅极部从所述栅极沟槽内邻接所述第二介质部；

13、其中，所述第一栅极部的线宽小于所述第二栅极部的线宽。

14、结合本申请的第一方面，在一可选实施方式中，还包括：

15、漂移区，位于所述沟道区的下方；

16、第二电场屏蔽结构，位于所述第一电场屏蔽结构的下方，且至少部分延伸至所述沟道区的下方，以使得沿所述栅极沟槽的侧壁的延伸方向，所述漂移区的位于相邻两所述第二电场屏蔽结构之间的部分的宽度小于所述沟道区的宽度，所述延伸方向指所述侧壁在所述半导体材料层的第一表面所在的平面上的延伸方向。

17、结合本申请的第一方面，在一可选实施方式中，所述第一电场屏蔽结构的底部相比于所述体区的底部更远离所述半导体材料层的第一表面，以使所述第二电场屏蔽结构与所述体区之间存在间隙；

18、结合本申请的第一方面，在一可选实施方式中，沿所述延伸方向，所述漂移区的位于相邻两所述第二电场屏蔽结构之间的部分的宽度小于位于相邻两所述第一电场屏蔽结构之间的部分的宽度；

19、结合本申请的第一方面，在一可选实施方式中，所述第二电场屏蔽结构与所述体区间隔0.25μm～1.2μm。

20、结合本申请的第一方面，在一可选实施方式中，所述第二电场屏蔽结构的离子掺杂浓度大于所述第一电场屏蔽结构的离子掺杂浓度。

21、结合本申请的第一方面，在一可选实施方式中，所述漂移区的位于相邻两所述第二电场屏蔽结构之间的部分的宽度从靠近所述栅极沟槽至远离所述栅极沟槽的方向增大。

22、结合本申请的第一方面，在一可选实施方式中，所述第二电场屏蔽结构邻接于所述第一电场屏蔽结构的底部；

23、结合本申请的第一方面，在一可选实施方式中，所述第二电场屏蔽结构和所述第一电场屏蔽结构均连接至接地电位。

24、结合本申请的第一方面，在一可选实施方式中，还包括：

25、第三电场屏蔽结构，位于所述栅极沟槽的下方且与所述第一电场屏蔽结构存在重叠区域，通过所述重叠区域所述第三电场屏蔽结构与所述第一电场屏蔽结构导电连接。

26、本申请实施例所提供的沟槽栅晶体管，包括：半导体材料层，包括彼此相对的第一表面和第二表面；栅极沟槽，从半导体材料层的第一表面延伸至半导体材料层的内部，栅极沟槽包括侧壁和底壁；栅介质层，位于栅极沟槽内且包括覆盖栅极沟槽的侧壁的第一介质部和第二介质部；第一电场屏蔽结构，位于栅极沟槽外且邻接第一介质部；体区，位于栅极沟槽外且邻接第二介质部，体区中靠近栅极沟槽的部分用于形成沟道区；其中，第一介质部的厚度大于第二介质部的厚度；如此，通过增加与非沟道区邻接的栅介质层的厚度，实现了输入电容的降低，避免增加器件的开关损耗，并且不影响器件的导通性能。

27、本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

技术特征：

1.一种沟槽栅晶体管，其特征在于，包括：

2.根据权利要求1所述的沟槽栅晶体管，其特征在于，所述第一介质部和所述第二介质部沿所述栅极沟槽的侧壁的延伸方向交替排布，所述延伸方向指所述侧壁在所述半导体材料层的第一表面所在的平面上的延伸方向。

3.根据权利要求1或2所述的沟槽栅晶体管，其特征在于，所述第一电场屏蔽结构还延伸至所述栅极沟槽的下方；所述栅介质层包括覆盖所述栅极沟槽的底壁的第三介质部和第四介质部；在垂直于所述半导体材料层的第一表面的方向上，所述第三介质部的投影落入所述第一电场屏蔽结构的投影的范围内，所述第四介质部的投影与所述第一电场屏蔽结构的投影不重合；

4.根据权利要求1所述的沟槽栅晶体管，其特征在于，还包括：栅极，位于所述栅极沟槽内且经由所述栅介质层与所述栅极沟槽的侧壁和底壁隔离；所述栅极包括第一栅极部和第二栅极部，所述第一栅极部从所述栅极沟槽内邻接所述第一介质部，所述第二栅极部从所述栅极沟槽内邻接所述第二介质部；

5.根据权利要求1所述的沟槽栅晶体管，其特征在于，还包括：

6.根据权利要求5所述的沟槽栅晶体管，其特征在于，所述第一电场屏蔽结构的底部相比于所述体区的底部更远离所述半导体材料层的第一表面，以使所述第二电场屏蔽结构与所述体区之间存在间隙；

7.根据权利要求5所述的沟槽栅晶体管，其特征在于，所述第二电场屏蔽结构的离子掺杂浓度大于所述第一电场屏蔽结构的离子掺杂浓度。

8.根据权利要求5所述的沟槽栅晶体管，其特征在于，所述漂移区的位于相邻两所述第二电场屏蔽结构之间的部分的宽度从靠近所述栅极沟槽至远离所述栅极沟槽的方向增大。

9.根据权利要求5所述的沟槽栅晶体管，其特征在于，所述第二电场屏蔽结构邻接于所述第一电场屏蔽结构的底部；

10.根据权利要求1或5所述的沟槽栅晶体管，其特征在于，还包括：

技术总结本申请实施例涉及一种沟槽栅晶体管，包括：半导体材料层，包括彼此相对的第一表面和第二表面；栅极沟槽，从半导体材料层的第一表面延伸至半导体材料层的内部，栅极沟槽包括侧壁和底壁；栅介质层，位于栅极沟槽内且包括覆盖栅极沟槽的侧壁的第一介质部和第二介质部；第一电场屏蔽结构，位于栅极沟槽外且邻接第一介质部；体区，位于栅极沟槽外且邻接第二介质部，体区中靠近栅极沟槽的部分用于形成沟道区；其中，第一介质部的厚度大于第二介质部的厚度；如此，通过增加与非沟道区邻接的栅介质层的厚度，实现了输入电容的降低，避免增加器件的开关损耗，并且不影响器件的导通性能。技术研发人员：韩玉亮受保护的技术使用者：芯联集成电路制造股份有限公司技术研发日：技术公布日：2024/8/5