一致性块读取实现的制作方法

背景技术：

1、计算机系统利用各种外围部件以用于不同的输入/输出和通信功能。片上系统(soc)将数据处理器诸如中央处理单元(cpu)核心和图形处理单元(gpu)与外围控制器和存储器接口组合在单个集成电路芯片上，并且非常适合于便携式电池供电的操作。例如，soc可结合显示控制器、图像信号处理器(isp)以及soc上的其他外围控制器，以使得能够向计算机系统输入信息以及从计算机系统输出信息。在此类多节点soc中，设备通常通过大型片上路由电路或“数据织构”路由访问来在资源(诸如存储器)之间传送数据。在一些系统中，在包括存储器控制器的输入/输出(i/o)管芯上提供数据织构，然而多个小芯片各自包含处理器核心。小芯片和i/o管芯被安装到通过高速互连器诸如无限织构tm(if)互连器连接的公共封装基板。

2、在此类多节点计算机系统中，一致性协议被用于维持由不同处理节点使用的数据的一致性。例如，如果处理器尝试访问某个存储器地址处的数据，则它必须首先确定该存储器是否被存储在另一高速缓存中并且已经被修改。为了实施这种高速缓存一致性协议，高速缓存通常包含多个状态位以指示高速缓存行的状态以维持整个系统中的数据一致性。一种常见的一致性协议被称为“moesi”协议。根据moesi协议，每个高速缓存行包括指示该行处于哪个moesi状态的状态位，包括指示该高速缓存行已被修改(m)、该高速缓存行是排他的(e)还是共享的(s)、或该高速缓存行是无效的(i)的位。拥有(o)状态指示该行在一个高速缓存中被修改，在其他高速缓存中可能存在共享副本，并且存储器中的数据是陈旧的。在第一节点的高速缓存子系统与第二节点的高速缓存子系统之间传送数据通常涉及多个操作，其中每个操作对传送的等待时间有贡献。

技术实现思路

技术特征：

1.一种一致性存储器织构，所述一致性存储器织构包括：

2.根据权利要求1所述的一致性存储器织构，其中所述选定一致性主控制器响应于所述目标请求全局有序消息而更新所述响应数据缓冲器中的分配，使得仅一个响应数据缓冲器条目被保留用于所述选定一致性块读取命令。

3.根据权利要求2所述的一致性存储器织构，其中所述选定一致性主控制器能够操作以响应于接收到所述目标请求全局有序消息而阻止用于与所述选定一致性块读取命令相关联的地址的任何一致性探针，直到所述响应数据的接收被请求客户端确认。

4.根据权利要求2所述的一致性存储器织构，其中所述选定一致性主控制器在更新所述分配之后立即向所述一致性从控制器传输后续存储器访问命令。

5.根据权利要求1所述的一致性存储器织构，其中：

6.根据权利要求5所述的一致性存储器织构，其中：

7.根据权利要求1所述的一致性存储器织构，其中所述一致性从控制器通过在与所述多个一致性主控制器相关联的探针过滤器中执行探针过滤器查找来确定保证所述选定一致性块读取命令仅具有一个数据响应。

8.一种方法，所述方法包括：

9.根据权利要求8所述的方法，其中所述一致性主控制器响应于所述目标请求全局有序消息而更新响应数据缓冲器中的分配，使得仅一个响应数据缓冲器条目被保留用于所述一致性块读取命令。

10.根据权利要求9所述的方法，所述方法还包括：在所述一致性主控制器处，响应于接收到所述目标请求全局有序消息而阻止用于与所述一致性块读取命令相关联的地址的任何一致性探针，直到接收到所述响应数据。

11.根据权利要求9所述的方法，其中所述一致性主控制器在更新所述分配之后立即向所述一致性从控制器传输后续存储器访问命令。

12.根据权利要求8所述的方法，其中所述一致性从控制器响应于确定保证来自选定一致性主控制器的所述一致性块读取命令仅具有一个数据响应，在传输所述响应数据之后立即解除分配先前为所述响应数据分配的一致性从数据缓冲器的条目，而不需要来自所述选定一致性主控制器的源完成消息。

13.根据权利要求8所述的方法，其中所述一致性从控制器响应于确定不保证第二一致性块读取命令仅具有一个数据响应而向所述一致性主控制器传输目标完成消息，向所述一致性主控制器传输第二响应数据，并且仅在从所述一致性主控制器接收到指示已经接收到所述第二响应数据的源完成消息之后才为所述响应数据解除分配数据缓冲器条目。

14.根据权利要求8所述的方法，其中所述一致性从控制器与发送所述目标请求消息并行地或者在发送所述目标请求消息之后立即开始传输所述响应数据。

15.根据权利要求8所述的方法，其中所述一致性从控制器通过在与多个一致性主控制器相关联的探针过滤器中执行探针过滤器查找来确定保证所述一致性块读取命令仅具有一个数据响应。

16.一种数据处理系统，所述数据处理系统包括：

17.根据权利要求16所述的数据处理系统，其中所述选定一致性主控制器响应于所述目标请求全局有序消息而更新所述响应数据缓冲器中的分配，使得仅一个响应数据缓冲器条目被保留用于所述选定一致性块读取命令。

18.根据权利要求17所述的数据处理系统，其中所述选定一致性主控制器能够操作以响应于接收到所述目标请求全局有序消息而阻止用于与所述选定一致性块读取命令相关联的地址的任何一致性探针，直到接收到所述响应数据。

19.根据权利要求16所述的数据处理系统，其中：

20.根据权利要求19所述的数据处理系统，其中：

技术总结一种一致性存储器织构包括多个一致性主控制器和一致性从控制器。该多个一致性主控制器各自包括响应数据缓冲器。该一致性从控制器耦接到该多个一致性主控制器。该一致性从控制器响应于确定保证选定一致性块读取命令仅具有一个数据响应而向该选定一致性主控制器发送目标请求全局有序消息并且传输响应数据。该选定一致性主控制器响应于接收到该目标请求全局有序消息而阻止用于与该选定一致性块读取命令相关联的地址的任何一致性探针，直到该响应数据的接收被请求客户端确认。技术研发人员：维德希亚纳坦·卡利亚纳孙达拉姆,阿米特·P·阿普特,埃里克·克里斯多夫·莫顿,加内什·巴拉里斯南,安·M·林格受保护的技术使用者：超威半导体公司技术研发日：技术公布日：2024/8/5