一种三维堆叠封装结构及测试方法与流程

本发明涉及半导体封装测试，尤其涉及一种三维堆叠封装结构及测试方法。

背景技术：

1、三维堆叠封装一般是将多个功能不同的芯片单元垂直堆叠在一起，并通过键合技术实现芯片单元间的垂直互连。

2、典型的三维堆叠封装结构，采用的是不同的芯片单元之间通过键合直接两两互连，并通过键合与最底层的基板直接互连，基板上设有最终的封装键合点。

3、参考图1。以一种自上而下依次具有cmos图像传感器芯片单元4、图像信号处理器芯片单元3、逻辑与存储芯片单元2以及电路基板1的四层传统三维堆叠封装结构为例，第一层cmos图像传感器芯片单元4与第二层图像信号处理器芯片单元3之间，第二层图像信号处理器芯片单元3与第三层逻辑与存储芯片单元2之间，以及第三层逻辑与存储芯片单元2与第四层电路基板1之间，分别通过键合球5进行两两垂直键合(图1显示为键合前的状态，以便对键合球5加以清楚显示)，电路基板1底面上留有最终的封装键合点6。

4、对上述三维堆叠封装结构进行测试或者应用时，可以通过电路基板1上留有的最终封装键合点6施加总激励，并测量总输出。但在现阶段的实际应用时，由于三维堆叠封装验证过程的测试较为复杂，仅通过测量总输出，会带来测试不全面的问题。并且，当出现失效时，通过上述现有的三维堆叠结构与测试方法，无法准确分辨是哪个芯片单元及其哪个功能模块发生了失效，经常需要对芯片单元进行分割以逐层对键合球5所在位置的键合点进行定位分析，使得测试分析的工作量开销巨大，从而影响了测试效率，甚至会影响到改进优化封装的设计。

技术实现思路

1、本发明的目的在于克服现有技术存在的上述缺陷，提供一种三维堆叠封装结构及测试方法。

2、为实现上述目的，本发明的技术方案如下：

3、本发明提供一种三维堆叠封装结构，包括：

4、自下而上依次叠设的多个封装单元层，每两个相邻的所述封装单元层的相对表面上对应设有多个第一键合点；

5、分设于每两个相邻的所述封装单元层之间的测试单元层，所述测试单元层设有与所述第一键合点对应的多个互连孔和多个测试垫，每两个相邻的所述封装单元层之间通过各自的所述第一键合点，与位于其间的所述测试单元层上的所述互连孔的上下两端对应相连而形成互连，同一个所述测试单元层上的所述测试垫与所述互连孔对应相连。

6、进一步地，每个所述测试单元层上的所述互连孔的下端与位于相邻下层的所述封装单元层上的所述第一键合点之间直接相连，每个所述测试单元层上的所述互连孔的上端与位于相邻上层的所述封装单元层上的所述第一键合点之间通过第一键合体相连；或者，每个所述测试单元层上的所述互连孔的下端与位于相邻下层的所述封装单元层上的所述第一键合点之间通过第二键合体相连，每个所述测试单元层上的所述互连孔的上端与位于相邻上层的所述封装单元层上的所述第一键合点之间通过第一键合体相连。

7、进一步地，各所述测试单元层与相邻的所述封装单元层之间紧密贴合为一体。

8、进一步地，所述测试垫设于所述测试单元层的表面上并露出，所述测试垫与所述互连孔之间通过设于所述测试单元层表面上的导线相连接。

9、进一步地，所述第一键合体包括键合球，和/或，所述第二键合体包括金线或键合球。

10、进一步地，所述封装单元层为n个，包括位于最下层的一个基板层，和依次叠设于所述基板层上的n个芯片单元层，n＝n+1，n≧2，所述测试单元层为n个，所述测试单元层和所述芯片单元层依次交叠于所述基板层上。

11、进一步地，所述测试单元层包括介质层，所述互连孔包括通孔或tsv孔，所述通孔或tsv孔贯穿所述介质层的上下表面，所述测试垫设于所述介质层的上表面上并露出，所述测试垫与所述通孔或tsv孔之间通过设于所述介质层上表面上的互连走线相连接。

12、进一步地，所述基板层的底面上设有第二键合点，其中，通过所述第二键合点，对n个所述芯片单元层进行整体测试，通过任意一个所述测试单元层上的所述测试垫，对上方相邻的一个所述芯片单元层进行独立测试。

13、本发明还提供一种基于上述的三维堆叠封装结构的测试方法，包括以下步骤：

14、步骤s1：对n个芯片单元层施加总激励进行整体测试，并观测总输出；

15、步骤s2：对总输出是否异常进行判断，当判断为否时，执行步骤s5，当判断为是时，执行步骤s3；

16、步骤s3：自上而下，依次对每个芯片单元层施加分激励进行独立测试，并依次观测分输出；

17、步骤s4：对每次得到的分输出是否异常进行判断，当判断为是时，确定对应的芯片单元层失效，并完成失效定位，直至对全部芯片单元层的分输出都判断出是否异常后，执行步骤s5；

18、步骤s5：完成测试。

19、进一步地，通过探针台匹配基板层上的第二键合点，对n个芯片单元层施加总激励进行整体测试，并通过探针台匹配任意一个测试单元层上的测试垫，对上方相邻的一个芯片单元层施加分激励进行独立测试；和/或，确定对应的芯片单元层失效时，根据分输出类型，确定失效机理，以完成对芯片单元层上的功能模块的失效定位。

20、由上述技术方案可以看出，本发明通过在三维堆叠封装结构中每两个相邻的封装单元层之间设置具有对应相连的多个互连孔和测试垫的测试单元层，并使测试单元层通过互连孔与封装单元层的键合点(第一键合点)对应相连而形成互连，从而可通过任意一个测试单元层上的测试垫，对上方相邻的一个封装单元层(芯片单元层)进行独立测试，因此能够找到失效的封装单元层，并能对失效封装单元层上的失效功能模块进行准确定位。本发明结构简单，方法简易，提高了测试分析效率，且易于实现。

技术特征：

1.一种三维堆叠封装结构，其特征在于，包括：

2.根据权利要求1所述的三维堆叠封装结构，其特征在于，每个所述测试单元层上的所述互连孔的下端与位于相邻下层的所述封装单元层上的所述第一键合点之间直接相连，每个所述测试单元层上的所述互连孔的上端与位于相邻上层的所述封装单元层上的所述第一键合点之间通过第一键合体相连；或者，每个所述测试单元层上的所述互连孔的下端与位于相邻下层的所述封装单元层上的所述第一键合点之间通过第二键合体相连，每个所述测试单元层上的所述互连孔的上端与位于相邻上层的所述封装单元层上的所述第一键合点之间通过第一键合体相连。

3.根据权利要求1所述的三维堆叠封装结构，其特征在于，各所述测试单元层与相邻的所述封装单元层之间紧密贴合为一体。

4.根据权利要求1所述的三维堆叠封装结构，其特征在于，所述测试垫设于所述测试单元层的表面上并露出，所述测试垫与所述互连孔之间通过设于所述测试单元层表面上的导线相连接。

5.根据权利要求2所述的三维堆叠封装结构，其特征在于，所述第一键合体包括键合球，和/或，所述第二键合体包括金线或键合球。

6.根据权利要求1所述的三维堆叠封装结构，其特征在于，所述封装单元层为n个，包括位于最下层的一个基板层，和依次叠设于所述基板层上的n个芯片单元层，n＝n+1，n≧2，所述测试单元层为n个，所述测试单元层和所述芯片单元层依次交叠于所述基板层上。

7.根据权利要求6所述的三维堆叠封装结构，其特征在于，所述测试单元层包括介质层，所述互连孔包括通孔或tsv孔，所述通孔或tsv孔贯穿所述介质层的上下表面，所述测试垫设于所述介质层的上表面上并露出，所述测试垫与所述通孔或tsv孔之间通过设于所述介质层上表面上的互连走线相连接。

8.根据权利要求6所述的三维堆叠封装结构，其特征在于，所述基板层的底面上设有第二键合点，其中，通过所述第二键合点，对n个所述芯片单元层进行整体测试，通过任意一个所述测试单元层上的所述测试垫，对上方相邻的一个所述芯片单元层进行独立测试。

9.一种基于权利要求8所述的三维堆叠封装结构的测试方法，其特征在于，包括以下步骤：

10.根据权利要求9所述的测试方法，其特征在于，通过探针台匹配基板层上的第二键合点，对n个芯片单元层施加总激励进行整体测试，并通过探针台匹配任意一个测试单元层上的测试垫，对上方相邻的一个芯片单元层施加分激励进行独立测试；和/或，确定对应的芯片单元层失效时，根据分输出类型，确定失效机理，以完成对芯片单元层上的功能模块的失效定位。

技术总结本发明公开了一种三维堆叠封装结构及测试方法，封装结构包括：自下而上依次叠设的多个封装单元层，每两个相邻的封装单元层的相对表面上对应设有多个第一键合点；分设于每两个相邻的封装单元层之间的测试单元层，其设有与第一键合点对应的多个互连孔和多个测试垫，每两个相邻的封装单元层之间通过各自的第一键合点，与位于其间的测试单元层上的互连孔的上下两端对应相连而形成互连，同一个测试单元层上的测试垫与互连孔对应相连。本发明可通过任意一个测试单元层上的测试垫，对上方相邻的一个封装单元层进行独立测试，从而找到失效的封装单元层并进行失效定位，结构简单，方法简易，提高了测试分析效率，且易于实现。技术研发人员：姚清志,杨海玲受保护的技术使用者：上海微阱电子科技有限公司技术研发日：技术公布日：2024/9/2