异质多晶SiGe栅HEMT及其制造方法与流程

本发明涉及半导体器件领域，具体地涉及一种异质多晶sige栅hemt及其制造方法。

背景技术：

1、传统半导体材料如硅和砷化镓在高温、高压、高功率以及抗辐射的要求下逐渐不能满足现代电子技术的发展需求。在此背景下，宽禁带半导体如氮化镓因其优异的电学和光学特性、高击穿电压以及电子饱和漂移速度，成为高温、高压、高频等恶劣环境下理想的材料选择，广泛应用于军用和民用领域如雷达、无线通信基站和卫星通信等。

2、algan和gan形成的单异质结构已经广泛应用于hemt（high electron mobilitytransistor，高电子迁移率晶体管）中，特别是在单片微波集成电路功率放大器中，器件的性能和稳定性对整个电路模块的设计至关重要。虽然传统的algan/gan hemt器件在不需要故意掺杂的情况下能在异质结界面处形成高密度的二维电子气，从而提供优秀的高频大功率特性，但这些常规器件通常为耗尽型，难以实现与增强型器件的兼容。

技术实现思路

1、本发明的目的在于提供一种异质多晶sige栅hemt及其制造方法。

2、本发明提供一种异质多晶sige栅hemt，包括衬底、形成于所述衬底上的gan外延缓冲层、形成于所述gan外延缓冲层上的n型掺杂层，形成于所述n型掺杂层上的源极、栅极和漏极，所述栅极包括至少两种横向接触的不同ge组分的多晶sige栅极，自所述源极侧的多晶sige栅极至所述漏极侧的多晶sige栅极，ge组分逐渐降低。

3、作为本发明的进一步改进，不同ge组分的多晶sige栅极的沟道长度相异。

4、作为本发明的进一步改进，所述栅极包括两种横向接触的不同ge组分的多晶sige栅极，靠近所述源极侧的为第一多晶sige栅极，靠近所述漏极侧的为第二多晶sige栅极，所述第一多晶sige栅极中的ge组分高于所述第二多晶sige栅极中的ge组分。

5、作为本发明的进一步改进，所述n型掺杂层为n型掺杂的algan层，在所述algan层和所述栅极之间形成有p型掺杂的ingan盖帽层。

6、作为本发明的进一步改进，在所述n型掺杂的algan层中，al的摩尔组分为0.25，ga的摩尔组分为0.75，掺杂杂质为as，掺杂浓度为0.3*1017~0.7*1017cm-3。

7、作为本发明的进一步改进，在所述p型掺杂的ingan盖帽层中，in的摩尔组分为0.2，ga的摩尔组分为0.8，掺杂杂质为b，掺杂浓度为0.3*1017~0.7*1017cm-3。

8、作为本发明的进一步改进，所述gan外延缓冲层包括邻近于所述衬底形成的高温gan缓冲层，和形成于所述高温gan缓冲层的低温gan缓冲层，所述高温gan缓冲层的生长温度大于所述低温gan缓冲层的生长温度。

9、作为本发明的进一步改进，所述衬底材料为al2o3，衬底表面形成有aln过渡层。

10、本发明还提供一种异质多晶sige栅hemt制作方法，其包括步骤：

11、提供衬底；

12、在所述衬底表面生长gan外延缓冲层；

13、在所述gan外延缓冲层上生长n型掺杂层；

14、在n型掺杂层上光刻暴露出栅极、源极和漏极的区域；

15、在所述源极和所述漏极区域形成金属电极；

16、依次积淀生长不同ge组分的sige材料，形成多晶sige栅极，自所述源极侧的多晶sige栅极至所述漏极侧的多晶sige栅极，ge组分逐渐降低。

17、作为本发明的进一步改进，所述依次积淀生长不同ge组分的sige材料，形成多晶sige栅极具体包括：

18、整体淀积生长第一多晶sige栅极材料，在需要形成第一多晶sige栅极的区域形成保护层后，刻蚀掉多余第一多晶sige栅极材料，在刻蚀暴露出的区域淀积生长第二多晶sige栅极材料，去除栅极外的多余结构，其中，靠近所述源极侧的为第一多晶sige栅极，靠近所述漏极侧的为第二多晶sige栅极，所述第一多晶sige栅极中的ge组分高于所述第二多晶sige栅极中的ge组分。

19、作为本发明的进一步改进，其特征在于，所述提供衬底，具体包括：

20、提供al2o3衬底，清理衬底，进行干燥和解理，使用离子清洗；

21、对所述衬底表面进行氮化，生成aln过渡层。

22、作为本发明的进一步改进，所述在所述衬底表面生长gan外延缓冲层，具体包括：

23、在所述aln过渡层上生长高温gan缓冲层，生长温度控制为600~800℃；

24、在所述高温gan缓冲层上生长低温gan缓冲层，生长温度控制为300~400℃。

25、作为本发明的进一步改进，所述在所述gan外延缓冲层上生长n型掺杂层，具体包括：

26、在所述gan外延缓冲层上生长algan层形成所述n型掺杂层，所述algan层中al的摩尔组分为0.25，ga的摩尔组分为0.75，掺杂杂质为as，掺杂浓度为0.3*1017~0.7*1017cm-3；

27、在所述n型掺杂层上生长ingan盖帽层，刻蚀掉除所述栅极区域之外的盖帽层，所述ingan盖帽层中in的摩尔组分为0.2，ga的摩尔组分为0.8，掺杂杂质为b，掺杂浓度为0.3*1017~0.7*1017cm-3。

28、作为本发明的进一步改进，刻蚀掉除所述栅极区域之外的盖帽层，具体包括：

29、生长ingan层后，刻蚀去除栅极与源极、漏极之间的ingan层区域；

30、在刻蚀暴露出的区域生长si3n4钝化层，其厚度与ingan层一致；

31、刻蚀掉所述源极和所述漏极区域的ingan层，生长形成金属电极。

32、本发明的有益效果是：本发明提供的hemt器件采用异质多晶sige栅极，其在长度方向上具有渐变的ge组分，通过横向上精确控制电势分布，栅极可以对hemt器件的功函数差、沟道电势分布及阈值电压进行精细调控，实现灵活调节沟道电流的大小的效果，以满足不同应用场景的需求，提供了更高的设计自由度。

33、此外，采用多晶sige栅极相较于传统金属栅极，还能够改善避免界面穿刺问题，以及降低栅极间原子的互扩散，保持了更稳定的器件性能和更佳的长期可靠性。

技术特征：

1.一种异质多晶sige栅hemt，包括衬底、形成于所述衬底上的gan外延缓冲层、形成于所述gan外延缓冲层上的n型掺杂层，形成于所述n型掺杂层上的源极、栅极和漏极，其特征在于，

2.根据权利要求1所述的异质多晶sige栅hemt，其特征在于，不同ge组分的多晶sige栅极的沟道长度相异。

3.根据权利要求1所述的异质多晶sige栅hemt，其特征在于，所述栅极包括两种横向接触的不同ge组分的多晶sige栅极，靠近所述源极侧的为第一多晶sige栅极，靠近所述漏极侧的为第二多晶sige栅极，所述第一多晶sige栅极中的ge组分高于所述第二多晶sige栅极中的ge组分。

4.根据权利要求1所述的异质多晶sige栅hemt，其特征在于，所述n型掺杂层为n型掺杂的algan层，在所述algan层和所述栅极之间形成有p型掺杂的ingan盖帽层。

5.根据权利要求4所述的异质多晶sige栅hemt，其特征在于，在所述n型掺杂的algan层中，al的摩尔组分为0.25，ga的摩尔组分为0.75，掺杂杂质为as，掺杂浓度为0.3*1017~0.7*1017cm-3。

6.根据权利要求4所述的异质多晶sige栅hemt，其特征在于，在所述p型掺杂的ingan盖帽层中，in的摩尔组分为0.2，ga的摩尔组分为0.8，掺杂杂质为b，掺杂浓度为0.3*1017~0.7*1017cm-3。

7.根据权利要求1所述的异质多晶sige栅hemt，其特征在于，所述gan外延缓冲层包括邻近于所述衬底形成的高温gan缓冲层，和形成于所述高温gan缓冲层的低温gan缓冲层，所述高温gan缓冲层的生长温度大于所述低温gan缓冲层的生长温度。

8.根据权利要求1所述的异质多晶sige栅hemt，其特征在于，所述衬底材料为al2o3，衬底表面形成有aln过渡层。

9.一种异质多晶sige栅hemt制作方法，其特征在于，包括步骤：

10.根据权利要求9所述的异质多晶sige栅hemt制作方法，其特征在于，所述依次积淀生长不同ge组分的sige材料，形成多晶sige栅极具体包括：

11.根据权利要求9所述的异质多晶sige栅hemt制作方法，其特征在于，所述提供衬底，具体包括：

12.根据权利要求11所述的异质多晶sige栅hemt制作方法，其特征在于，所述在所述衬底表面生长gan外延缓冲层，具体包括：

13.根据权利要求9所述的异质多晶sige栅hemt制作方法，其特征在于，所述在所述gan外延缓冲层上生长n型掺杂层，具体包括：

14.根据权利要求13所述的异质多晶sige栅hemt制作方法，其特征在于，刻蚀掉除所述栅极区域之外的盖帽层，具体包括：

技术总结本发明提供一种异质多晶SiGe栅HEMT及其制造方法，HEMT器件采用异质多晶SiGe栅极，其在长度方向上具有渐变的Ge组分，通过横向上精确控制电势分布，栅极可以对HEMT器件的功函数差、沟道电势分布及阈值电压进行精细调控，实现灵活调节沟道电流的大小的效果，以满足不同应用场景的需求，提供了更高的设计自由度。此外，采用多晶SiGe栅极相较于传统金属栅极，还能够改善避免界面穿刺问题，以及降低栅极间原子的互扩散，保持了更稳定的器件性能和更佳的长期可靠性。技术研发人员：谢应涛,杨世武,田帅受保护的技术使用者：苏科斯（江苏）半导体设备科技有限公司技术研发日：技术公布日：2024/9/9