用于低时延电荷耦合决策反馈均衡的方法和装置与流程

本公开内容总体上涉及接收器均衡。

背景技术：

1、通信系统中的传输信道会引入符号间干扰(inter-symbol interference,isi)效应，这可能会潜在地妨碍传输信道的质量和容量。接收器均衡(receiver equalization,rxeq)长期以来一直应用于高速串行通信中，以减轻这种影响。

技术实现思路

1、在一个方面，一些实现方式提供了一种混合信号接收器，包括：第一采样保持电路，具有用于接收模拟输入信号的第一s/h输入端子和直接耦合到第一公共节点的第一s/h输出端子，其中第一采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第一采样保持电路被配置为在采样相位期间跟踪第一s/h输出端子上的模拟信号并且在保持相位期间在第一s/h输出端子上生成高阻抗，以使得采样的模拟输出电压能够在保持相位期间进行调制；第一数据限幅器，具有耦合到第一公共节点的第一限幅器输入端子，以使得第一数据限幅器由第一s/h输出端子直接驱动；以及第一数据驱动电荷耦合数模转换器(dac)，包括(i)dac输入端子，用于从第一数据限幅器的第一数字输出接收第一数字信号，(ii)dac输出端子，直接耦合到第一公共节点，(iii)多个电容器模块，被配置为被预充电，以使得dac输出端子在采样相位期间跟踪第一s/h输出端子上的输出电压，以及(iv)逻辑组件，位于第一数据驱动电荷耦合dac的接口处，以接收第一数字信号并基于第一数字信号控制施加到多个电容器模块的电压，以使得如果逻辑组件切换多个电容器模块上的电压，那么在紧接着的保持相位期间，电荷电容性地耦合到第一公共节点或从第一公共节点电容性地耦合，以使得电容性地耦合的电荷在保持相位期间调制第一s/h输出端子处的模拟输出电压。

2、实现方式可以包括以下特征中的一者或多者。

3、数据限幅器可以被配置为在采样相位期间解析并稳定dac输入端子上的数字输出信号。数据限幅器可以被配置为在保持相位期间锁存并保持dac输入端子上的数字输出信号。每个周期可以由单个采样相位和单个保持相位组成。符号率可以是至少24gbaud。

4、混合信号接收器可以包括多个数据驱动电荷耦合数模转换器(dac)，多个数据驱动电荷耦合dac包括第一数据驱动电荷耦合dac，多个数据驱动电荷耦合dac中的每个相应驱动电荷耦合dac包括(i)相应dac输入端子，用于接收相应数字信号，(ii)相应dac输出端子，用于直接耦合到节点，(iii)相应多个电容器模块，被配置为被预充电，以使得相应dac输出端子在采样相位期间跟踪s/h输出端子上的输出电压，以及(iv)相应逻辑组件，位于相应数据驱动电荷耦合dac的接口处，用于接收相应数字信号并基于相应数字信号控制施加到相应多个电容器模块的相应电压，以使得如果相应逻辑组件切换相应多个电容器模块上的相应电压，那么在紧接着的保持相位期间，电荷电容性地耦合到节点或从节点电容性地耦合，以使得电容性地耦合的电荷在保持相位期间调制s/h输出端子处的模拟输出电压。

5、每个相应dac输出端子可以直接耦合到第一公共节点，并且每个相应dac输出端子跟踪第一s/h输出端子上的输出电压。混合信号接收器还可以包括：串联连接的一个或多个锁存器，其中串联中的第一锁存器由数据限幅器的数字输出信号驱动，并且其中串联中的每个相应锁存器被配置为提供对应数字信号至多个数据驱动电荷耦合dac中的相应数据驱动电荷耦合dac的相应dac输入端子。串联中的每个锁存器可以被配置为在采样相位期间将对应数字信号稳定在相应电荷耦合dac的输入端子上，并且其中串联中的每个锁存器被配置为在保持相位期间将数字信号保持在相应电荷耦合dac的相应dac输入端子上。

6、混合信号接收器包括多个限幅器，所述多个限幅器包括第一数据限幅器，其中多个限幅器和多个电荷耦合dac被布置在多个并行信号处理线中，每个相应信号处理线包括多个限幅器中的相应限幅器，以及多个电荷耦合dac中的相应电荷耦合dac。混合信号接收器包括多个阈值修改dacs，其中每个阈值修改dac包含多个电荷耦合电容器，所述多个限幅器中的每个相应限幅器具有相应第一输入端子和相应第二输入端子，与其他限幅器的第二输入端子隔离地连接到多个第二公共节点中的相应第二公共节点，并且其中多个电荷耦合电容器中的每个相应电荷耦合电容器包括相互共同连接到相应第二公共节点的相应第一端子。多个限幅器可以包括多个数据限幅器，并且其中多个数据限幅器中的每个相应数据限幅器的相应第一输入端子共同连接到第一公共节点并且每个数据驱动电荷耦合dac的相应dac输出端子共同连接到第一公共节点。

7、多个限幅器可以包括数据限幅器和转换限幅器，其中数据限幅器的相应第一输入端子与转换限幅器的第一输入端子隔离地连接到第一公共节点，并且其中转换限幅器的相应第一输入端子与数据限幅器的第一输入端子隔离地连接到第三公共节点。耦合到数据限幅器的输入端子的每个数据驱动电荷耦合dac的相应dac输出端子可以与耦合到转换限幅器的输入端子的任何数据驱动电荷耦合dac的dac输出端子隔离地连接到第一公共节点，并且耦合到转换限幅器的输入端子的每个数据驱动电荷耦合dac的相应dac输出端子与耦合到数据限幅器的输入端子的其他任何数据驱动电荷耦合dac的dac输出端子隔离地连接到第三公共节点。

8、混合信号接收器可以包括具有第二s/h输入端子和第二s/h输出端子的第二采样保持电路，其中第二s/h输入端子被配置为接收模拟输入信号的单端或差分信号电压，其中第二s/h输出端子直接耦合到第三公共节点。第二采样保持电路可以被配置为在保持相位期间跟踪第二s/h输出端子上的单端或差分信号电压并且在采样相位期间在第二s/h输出端子上生成高阻抗，以使得采样的单端或差分信号电压能够在采样相位期间进行调制，以使得(i)耦合到转换限幅器的输入端子的任何数据驱动电荷耦合dac的相应dac输出端子在电压保持相位期间跟踪第二采样保持电路的第二s/h输出端子上的单端或差分信号电压，(ii)耦合到转换限幅器的输入端子的任何数据驱动电荷耦合dac的电荷耦合电容器上的电荷在采样相位期间耦合到第二采样保持电路的第二s/h输出端子。

9、相应特定信号处理线内的相应数据限幅器的输出仅被引导至特定信号处理线内的一个或多个组件。每个数据驱动电荷耦合dac的接口处的逻辑组件可以被配置为对多个数据驱动电荷耦合dac中的每个数据驱动电荷耦合dac应用耦合函数，以使得来自数据驱动电荷耦合dac的模拟电压输出根据每个数据驱动电荷耦合dac的耦合函数进行线性求和，其中耦合函数包括耦合方向、耦合强度或耦合选通中的一项或多项。混合信号接收器可以包括串联连接在第一数据限幅器的数字输出信号与对应电荷耦合dac的相应dac输入端子之间的一个或多个锁存器，并且其中对应dac的逻辑组件被配置为通过一个或多个锁存器接收一个或多个数字输出信号。第一数据驱动电荷耦合dac的逻辑组件可以被配置为在没有中间锁存器的情况下接收第一数字输出。

10、混合信号接收器可以包括阈值修改dac，所述阈值修改dac包含逻辑组件和多个电荷耦合电容器，并且其中每个电荷耦合电容器包括用于输出的第一端子和耦合到逻辑组件的第二端子。阈值修改dac可以被配置为：对每个电荷耦合电容器的第一端子进行预充电，以在采样相位期间跟踪s/h输出端子上的共模或参考输出电压；以及基于与阈值修改dac的逻辑组件的输入相关联的阈值修改系数，在保持相位期间将电荷耦合电容器上的电荷耦合到s/h输出端子。阈值修改dac的逻辑组件可以被配置为从以下之一接收逻辑信号：适配逻辑控制器、状态机或微控制器。阈值修改dac的逻辑组件可以被配置为基于不包括数据限幅器或锁存器输出作为输入值的决策函数来确定如何对第二端子进行预充电以及是否保留预充电电压。

11、阈值修改dac的每个电荷耦合电容器的第一端子可以直接耦合到第一公共节点。混合信号接收器可以包括具有第二s/h输入端子和第二s/h输出端子的第二采样保持电路，其中第二s/h输入端子被配置为接收模拟信号的共模或参考电压，其中第二s/h输出端直接耦合到第二公共节点，其中第一数据限幅器包括耦合到第二公共节点的第二限幅器输入端子，并且其中阈值修改dac的每个电荷耦合电容器的第一端子直接耦合到第二公共节点。第一数据驱动电荷耦合dac的逻辑组件可以被配置为在没有中间锁存器的情况下接收第一数字输出。

12、混合信号接收器可以包括阈值修改dac，所述阈值修改dac包含逻辑组件和多个电荷耦合电容器，并且其中每个电荷耦合电容器包括用于输出的第一端子和耦合到逻辑组件的第二端子。阈值修改dac可以被配置为：对每个电荷耦合电容器的第一端子进行预充电，以在采样相位期间跟踪s/h输出端子上的共模或参考输出电压；以及基于与阈值修改dac的逻辑组件的输入相关联的阈值修改系数，在保持相位期间将电荷耦合电容器上的电荷耦合到s/h输出端子。

13、阈值修改dac的逻辑组件可以被配置为从以下之一接收逻辑信号：适配逻辑控制器、状态机或微控制器。阈值修改dac的逻辑组件可以被配置为基于不包括数据限幅器或锁存器输出作为输入值的决策函数来确定如何对第二端子进行预充电以及是否保留预充电电压。阈值修改dac的每个电荷耦合电容器的第一端子可以直接耦合到第一公共节点。

14、混合信号接收器可以包括具有第二s/h输入端子和第二s/h输出端子的第二采样保持电路，其中第二s/h输入端子被配置为接收模拟信号的共模或参考电压，其中第二s/h输出端直接耦合到第二公共节点，其中第一数据限幅器包括耦合到第二公共节点的第二限幅器输入端子，并且其中阈值修改dac的每个电荷耦合电容器的第一端子直接耦合到第二公共节点。

15、第一采样保持电路的第一s/h输入端子可以被配置为接收模拟输入信号的单端或差分信号电压，并且第一采样保持电路被配置为在采样相位期间跟踪第一s/h输出端子上的单端或差分信号输出电压，并且在保持相位期间在每个第一输出端子上生成高阻抗，以使得采样的单端或差分输出电压能够在保持相位期间进行调制。混合信号接收器还可以包括第二采样保持电路，具有第二s/h输入端子和第二s/h输出端子，其中第二s/h输入端子用于接收模拟输入信号的参考电压或共模信号电压，并且其中第二s/h输出端子直接耦合到第二公共节点，其中第二采样保持电路被配置为在采样相位期间跟踪第二s/h输出端子上的参考电压或共模信号电压，并且在保持相位期间在第二s/h输出端子上生成高阻抗，以使得采样的参考电压或共模信号电压能够在保持相位期间进行调制，以使得(i)阈值修改dac的相应dac输出端子在采样相位期间跟踪第二采样保持电路的第二s/h输出端子上的输出共模电压，并且(ii)在保持相位期间将阈值修改dac的电荷耦合电容器上的电荷耦合到第二采样保持电路的对应第二s/h输出端子；其中第一数据限幅器可以被配置为从第一采样保持电路的第一s/h输出端子接收输出并且从第二采样保持电路的第二s/h输出端子接收输出。

16、第一采样保持电路的第一s/h输入端子可以被配置为接收模拟输入信号的单端电压。第一采样保持电路可以包括被配置为接收模拟输入信号的差分信号电压的一对第一s/h输入端子。

17、混合信号接收器可以包括第二阈值修改dac；第三采样保持电路，具有第三s/h输入端子和第三s/h输出端子，其中第三s/h输入端子被配置为接收模拟输入信号的参考电压或共模电压，其中第三s/h输出端直接耦合到对应第三公共节点，并且其中第三采样保持电路被配置为在采样相位期间跟踪第三s/h输出端子上的参考电压或共模信号电压，并且在保持相位期间在第三s/h输出端子上生成高阻抗，以使得采样参考电压或共模信号电压能够在保持相位期间进行调制，以使得(i)第二阈值修改dac的相应dac输出端子在采样相位期间跟踪第二采样保持电路的第二s/h输出端子上的输出参考或共模电压，并且(ii)在保持相位期间将第二阈值修改dac的电荷耦合电容器上的电荷耦合到第三采样保持电路的第三s/h输出端子；误差限幅器，由第三采样保持电路和第一采样保持电路驱动，其中误差限幅器和数据限幅器被配置为感测第一采样保持电路的第一s/h输出端子处的相同调制模拟信号。

18、混合信号接收器可以包括第三阈值修改dac；第四采样保持电路，具有第四s/h输入端子和第四s/h输出端子，其中第四s/h输入端被配置为接收模拟输入信号的参考电压或共模电压，其中第四s/h输出端直接耦合到第四公共节点，并且其中第四采样保持电路被配置为在保持相位期间跟踪第四s/h输出端子上的参考电压或共模信号电压，并且在采样相位期间第四s/h输出端子上生成高阻抗，以使得采样参考电压或共模信号电压能够在采样相位期间进行调制，以使得(i)第三阈值修改dac的相应dac输出端子在保持相位期间跟踪第四采样保持电路的第四s/h输出端子上的输出共模电压，并且(ii)在采样相位期间第三阈值修改dac的电荷耦合电容器上的电荷耦合到第四采样保持电路的第四s/h输出端子；第五采样保持电路，具有第五s/h输入端子和第五s/h输出端子，其中第五s/h输入端子被配置为接收模拟输入信号的单端或差分信号电压，其中第五s/h输出端子直接耦合到第五公共节点，并且其中第五采样保持电路被配置为在保持相位期间跟踪第五s/h输出端子上的单端或差分信号电压，并且在采样相位期间在第五s/h输出端子上生成高阻抗，以使得采样的单端或差分信号电压能够在采样相位期间进行调制，以使得(i)第二数据驱动电荷耦合dac的相应dac输出端子在保持相位期间跟踪第五采样保持电路的第五s/h输出端子上的单端或差分信号电压，(ii)在采样相位期间将第二数据驱动电荷耦合dac的电荷耦合电容器上的电荷耦合到第五采样保持电路的第五s/h输出端子；转换限幅器，由第四采样保持电路的第四s/h输出端子和第五采样保持电路的第五s/h输出端子驱动；其中转换限幅器被配置为在保持相位期间解析并稳定dac输入端子上的数字输出信号，并且其中转换限幅器被配置为在采样相位期间锁存并保持dac输入端子上的数字输出信号。

19、混合信号接收器可以包括串联连接在数据限幅器的数字输出信号与对应数据驱动电荷耦合dac的相应dac输入端子之间的一个或多个锁存器，以及一个或多个半锁存器，每个半锁存器由串联连接的一个或多个锁存器中的相应锁存器驱动，其中每个半锁存器被配置为提供对应数字信号至一个或多个数据驱动电荷耦合dac中的相应电荷耦合dac的dac输入端子；并且其中半锁存器被配置为在保持相位期间将对应数字信号稳定在相应电荷耦合dac的输入端子上，并且在采样相位期间将数字信号保持在相应电荷耦合dac的输入端子上。

20、每个电容器模块可以包括第一端子和第二端子。每个电容器模块的第一端子可以直接且共同地耦合到dac输出端子。每个电容器模块的第二端子可以耦合到逻辑组件。逻辑组件可以被配置为确定：(i)在采样相位期间，是否将第二端子预充电至第一电压或不同的第二电压中的一个，以及(ii)在保持相位期间，是否保持预充电电压或将第二端子改变为第一电压或第二电压中的另一个。

21、第一电压可以是电源电压并且第二电压可以是接地电压。每个电容器模块可以包含第一组一个或多个电荷耦合电容器和第二组一个或多个电荷耦合电容器。第一组电荷耦合电容器可以被预充电至第一电压并且可切换至第二电压。第二组电荷耦合电容器可以被预充电至第二电压并且可切换至第一电压。在保持相位期间切换每个电荷耦合电容器的第二端子可以取决于第一数据限幅器或一个或多个锁存器的输出。每个电荷耦合电容器可以保持基本相同量的可切换电容。每个电荷耦合电容器可以保持可变量的可切换电容。可切换电容的可变量可以是2的幂。逻辑组件可以被配置为基于存储在寄存器中的预定值来确定耦合方向、耦合强度或耦合选通中的一项或多项。

22、逻辑组件可以被配置为使用控制器或状态机来确定耦合方向、耦合强度或耦合选通中的一项或多项。控制器或状态机可以被配置为基于以下各项的一项或多项来确定耦合方向、耦合强度或耦合选通中的一项或多项：指示采样保持电路的相位的时钟信号、来自数据限幅器或锁存器的一个或多个数字输出信号中的数字输出信号，或者来自误差限幅器的数字输出信号。

23、混合信号接收器可以包括线性放大器，所述线性放大器被配置为从传输通道接收输入模拟信号并且向一个或多个s/h输入端子提供模拟电压。模拟电压可以包括：差分电压输出，或者单端电压输出。模拟输出电压可以包括差分模拟输出电压，并且采样保持电路包括一对s/h输出端子以输出差分模拟输出电压。一个或多个电荷耦合dac的输出端子可以被配置为将电荷对称地电容性地耦合至一对s/h输出端子或从一对s/h输出端子对称地电容性地耦合，以使得在s/h输出端子之一上的电荷增加，同时这对s/h输出端子的另一个上的电荷被耗尽。

24、第一采样保持电路的第一s/h输入端子可以被配置为接收模拟输入信号的单端或差分电压，并且第一采样保持电路被配置为在采样相位期间跟踪第一s/h输出端子上的单端或差分电压，并且在保持相位期间在第一s/h输出端子上生成高阻抗，以使得采样的单端或差分电压能够在保持相位期间进行调制；第二节点，接收参考电压或共模电压；dac，具有耦合到第二公共节点的低阻抗输出；并且其中第一数据限幅器可以被配置为从第一公共节点接收电压并且从第二公共节点接收电压。

25、在另一方面，一些实现方式提供了一种混合信号接收器，包括：第一采样保持电路，具有用于接收差分模拟输入信号的一对第一s/h输入端子和各自直接耦合到一对第一公共节点中的相应公共节点的一对第一s/h输出端子，其中第一采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第一采样保持电路被配置为在采样相位期间跟踪所述对第一s/h输出端子上的差分模拟信号，并且在保持相位期间在所述对第一s/h输出端子上生成高阻抗，以使得采样的差分模拟输出电压能够在保持相位期间进行调制；第一数据限幅器，具有各自耦合到所述对第一公共节点中的相应第一公共节点的一对第一限幅器输入端子，以使得第一数据限幅器由所述对第一s/h输出端子直接驱动；以及第一数据驱动电荷耦合数模转换器(dac)，包括(i)dac输入端子，用于从第一数据限幅器的第一数字输出接收第一数字信号，(ii)一对dac输出端子，每一dac输出端子直接耦合到所述对第一公共节点中的相应第一公共节点，以及(iii)多对电容器模块，被配置为被预充电，以使得所述对dac输出端子在采样相位期间跟踪所述对第一s/h输出端子上的差分输出电压，所述对第一s/h输出端子直接连接到所述对第一公共节点，以及(iv)逻辑组件，位于第一数据驱动电荷耦合dac的接口处，以接收第一数字信号并基于第一数字信号控制施加到多对电容器模块的电压，以使得如果逻辑组件切换多对电容器模块上的电压，那么在紧接着的保持相位期间，电荷电容性地耦合到所述对第一公共节点或从所述对第一公共节点电容性地耦合，以使得电容性地耦合的电荷在保持相位期间调制所述对第一s/h输出端子处的差分模拟输出电压。

26、在又一个方面，一些实现方式提供了一种混合信号接收器，包括：第一采样保持电路，具有用于接收模拟输入信号的单端或差分信号电压的第一s/h输入端子以及直接耦合到第一公共节点的第一s/h输出端子，其中第一采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第一采样保持电路被配置为在采样相位期间跟踪第一s/h输出端子上的单端或差分信号电压，并且在保持相位期间在第一s/h输出端子上生成高阻抗，以使得模拟输入电压的采样的单端或差分信号电压在保持相位期间进行调制；第二采样保持电路，具有用于接收模拟输入信号的参考或共模信号电压的第二s/h输入端子以及直接耦合到第二公共节点的第二s/h输出端子，其中第二采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第二采样保持电路被配置为在采样相位期间跟踪第二s/h输出端子上的参考或共模信号电压，并且在保持相位期间在第二s/h输出端子上生成高阻抗，以使得采样的参考或共模信号电压能够在保持相位期间进行调制；第一数据限幅器，具有耦合到第一公共节点的第一限幅器输入端子和耦合到第二公共节点的第二限幅器输入端子，以使得第一数据限幅器由第一和第二s/h输出端子直接驱动；第一数据驱动电荷耦合数模转换器(dac)，包括(i)dac输入端子，用于从第一数据限幅器的第一数字输出接收第一数字信号，(ii)dac输出端子，直接耦合到第一公共节点，(iii)多个电容器模块，被配置为被预充电，以使得dac输出端子在采样相位期间跟踪第一s/h输出端子上的输出电压，以及(iv)逻辑组件，位于第一数据驱动电荷耦合dac的接口处，以接收第一数字信号并基于第一数字信号控制施加到多对电容器模块的电压，以使得如果逻辑组件切换多对电容器模块上的电压，那么在紧接着的保持相位期间，电荷电容性地耦合到第一公共节点或从第一公共节点电容性地耦合，以使得电容性地耦合的电荷在保持相位期间调制第一s/h输出端子处的模拟输出电压；以及第一阈值修改dac数模转换器(dac)，包括(i)dac输入端子，用于接收第二数字信号，(ii)dac输出端子，直接耦合到第二公共节点，(iii)多个电容器模块，以及(iv)逻辑组件，位于第一阈值修电荷耦合dac的接口处，以接收第二数字信号并控制施加到多个电荷耦合电容器的电压。

27、在又一个方面，一些实现方式提供：第一采样保持电路，具有用于接收模拟输入信号的差分电压的一对第一s/h输入端子以及直接耦合到一对第一公共节点的第一s/h输出端子，其中第一采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第一采样保持电路被配置为在采样相位期间跟踪所述对第一s/h输出端子上的模拟信号的差分电压，并且在保持相位期间在所述对第一s/h输出端子上生成高阻抗，以使得模拟输入电压的采样差分电压在保持相位期间进行调制模；第二采样保持电路，具有用于接收模拟输入信号的共模的一对第二s/h输入端子以及直接耦合到一对第二公共节点的一对第二s/h输出端子，其中第二采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第二采样保持电路被配置为在采样相位期间跟踪所述对第二s/h输出端子上的共模电压，并且在保持相位期间在所述对第二s/h输出端子上生成高阻抗，以使得采样的共模电压能够在保持相位期间进行差分地调制；第一数据限幅器，具有耦合到所述对第一公共节点的一对第一限幅器输入端子和耦合到所述对第二公共节点的一对第二限幅器输入端子，以使得第一数据限幅器由对应的所述对第一和第二s/h输出端子直接驱动；第一数据驱动电荷耦合数模转换器(dac)，包括(i)dac输入端子，用于从第一数据限幅器的第一数字输出接收第一数字信号，(ii)一对dac输出端子，直接耦合到所述对第一公共节点，(iii)多对电容器模块，被配置为被预充电，以使得所述对dac输出端子在采样相位期间跟踪所述对第一s/h输出端子上的差分输出电压，以及(iv)逻辑组件，位于第一数据驱动电荷耦合dac的接口处，以接收第一数字信号并基于第一数字信号控制施加到多对电容器模块的电压，以使得如果逻辑组件切换多对电容器模块上的电压，那么在紧接着的保持相位期间，电荷电容性地耦合到所述对第一公共节点或从所述对第一公共节点电容性地耦合，以使得电容性地耦合的电荷在保持相位期间调制所述对第一s/h输出端子处的差分模拟输出电压；以及第一阈值修改dac数模转换器(dac)，包括(i)dac输入端子，用于接收第二数字信号，(ii)一对dac输出端子，直接耦合到所述对第二公共节点，(iii)多对电荷耦合电容器，以及(iv)逻辑组件，位于第一阈值修电荷耦合dac的接口处，以接收第二数字信号并控制施加到多对电荷耦合电容器的电压。

28、在又一个方面，一些实现方式提供了一种混合信号接收器，包括第一采样保持电路，具有用于接收模拟输入信号的第一s/h输入端子和直接耦合到第一公共节点的第一s/h输出端子，其中第一采样保持电路被配置为以符号率执行周期，其中每个周期包括采样相位和保持相位，并且其中第一采样保持电路被配置为在采样相位期间跟踪第一s/h输出端子上的模拟信号，并且在保持相位期间在第一s/h输出端子上生成高阻抗，以使得采样的模拟输出电压能够在保持相位期间进行调制；限幅器模块，包括第一数据比较器和第二数据比较器，第一数据限幅器比较器和第二数据限幅器模块中的每一个都具有直接耦合到第一公共节点的输入端子，限幅器模块还包括多路复用器，被配置为将来自第一数据限幅器比较器和第二数据限幅器比较器中的可选择的一个的数字输出信号引导到锁存器，锁存器用作限幅器模块的输出，限幅器模块不需要耦合到第一公共节点的对应数据驱动dac。

29、一个或多个实施方式的细节在附图和以下描述中阐明。其他方面、特征和优点从描述、附图以及权利要求中将是显而易见的。