一种片内全加法器近似替代的处理器芯片架构方案

本发明涉及处理器芯片设计，尤其涉及一种片内全加法器近似替代的处理器芯片架构方案。

背景技术：

1、在处理器芯片设计技术领域，计算阵列是一种在芯片内部包含多个计算单元的结构，可广泛用于cpu和dsp，用于并行计算，从而提高计算性能，同时计算阵列也常用于支持人工神经网络计算。基于risc-v开源架构和指令集，在设计与开发cpu和dsp阵列核心和开展高精度低延时的音频处理算法库时，会用到计算阵列和人工神经网络进行音频识别、音频增强、音频压缩、音频生成、音频分类和音频重采样等复杂计算，而这些复杂计算往往可以拆分为乘法和加法操作。

2、虽然现有技术在处理器芯片设计和实现中取得了显著的进步，但仍然存在一些缺点：在芯片能效方面，乘法操作比加法操作在硬件资源消耗上较大，在进行大规模计算时可能会导致芯片能效下降，增加功耗和散热需求；在硬件复杂性方面，乘法操作涉及到复杂的乘法器电路，包括多位乘法和累加操作，比加法操作在硬件实现上更为复杂，增加了芯片设计和制造的复杂性和成本。

3、综上所述，需要进一步研究和改进处理器芯片架构来支持人工神经网络计算，以满足音频处理需求，为此，提出一种片内全加法器近似替代的处理器芯片架构方案。

技术实现思路

1、本发明的目的是为了解决现有技术中的问题，而提出的一种片内全加法器近似替代的处理器芯片架构方案。

2、一种片内全加法器近似替代的处理器芯片架构方案，包括以下步骤：

3、s1、计算阵列构建：根据设计要求和应用需求，构建计算阵列作为处理器芯片的核心，计算阵列内部包含多个计算单元；

4、s2、乘法近似模块设计：在计算阵列的每个计算单元中引入乘法近似模块；

5、s3、近似加法和移位操作：在计算单元中，将乘法操作替代为近似的加法和移位操作；

6、s4、神经网络计算任务执行：计算单元根据输入数据和计算任务类型，执行相应的人工神经网络计算任务；

7、s5、结果输出和反馈调整：将计算结果输出到后续的处理单元或存储单元，并进行结果反馈和调整。

8、优选地，所述步骤s1中，计算阵列构建包括以下步骤：

9、(1)设计要求和应用需求：根据具体的应用需求和性能要求，确定计算阵列的设计要求，包括计算阵列的规模、计算单元的数量和类型和计算精度要求，同时根据应用需求选择合适的人工神经网络类型；

10、(2)计算单元设计：根据设计要求，设计计算单元的结构和功能，计算单元包括输入接口、计算模块、激活函数、池化模块和输出接口等；

11、(3)计算单元组成计算阵列：将设计好的计算单元按照计算阵列的规模和结构进行组合和布局，形成完整的计算阵列。

12、优选地，所述步骤s2中，乘法近似模块设计包括以下步骤：

13、(1)输入数据准备：将需要进行乘法运算的输入数据进行准备，包括乘数和被乘数；

14、(2)加法操作：使用加法器对乘数和被乘数进行加法操作；

15、(3)移位操作：将加法结果进行右移或左移操作，实现乘法近似中的乘法操作；

16、(4)重复加法和移位操作：根据乘法近似算法的要求，需要对加法和移位操作进行多次重复，以达到乘法的精度要求；

17、(5)结果输出：将乘法近似的结果输出到输出接口或者写入内存，以供后续的计算或者数据处理使用。

18、优选地，所述步骤s3中，近似加法和移位操作包括近似加法操作和近似移位操作，近似加法操作采用简化的加法器，近似移位操作采用简化的移位电路。

19、优选地，所述步骤s4中，神经网络计算任务执行包括以下步骤：

20、(1)输入数据加载：将输入数据加载到计算阵列中的计算单元中；

21、(2)数据处理：在计算单元中，输入数据将经过预处理的步骤，用于提取输入数据中的特征；

22、(3)近似乘法计算：根据乘法近似模块的设计和算法进行计算；

23、(4)神经网络计算：计算单元执行神经网络的计算，以生成神经网络的输出结果；

24、(5)结果传递和处理：将计算单元生成的输出结果传递到后续的计算单元或者输出层，用于进一步的处理和计算。

25、优选地，所述步骤s5中，结果输出和反馈调整包括以下步骤：

26、(1)输出结果获取：获取计算阵列中计算单元生成的输出结果；

27、(2)反馈调整：根据获取的输出结果，对计算阵列中的计算单元进行反馈调整；

28、(3)动态调整：根据应用需求和性能要求，对计算阵列中的计算单元进行动态调整；

29、(4)系统性能评估：对输出结果的多个指标进行评估，获取整个系统的性能和优化效果。

30、与现有的技术相比，本发明优点在于：

31、1、本发明通过利用计算阵列和乘法近似模块的设计，可以实现高效的计算操作，从而提高计算速度和计算资源的利用效率，乘法近似操作的加法和移位操作可以大大减少计算复杂度，从而加速计算过程，比精确乘法操作更快且消耗更少的能量，从而降低能耗节省能源成本。

32、2、本发明可以根据应用需求和性能要求灵活地分配计算资源，从而实现更好的资源利用和计算性能优化，能够在嵌入式系统、边缘计算等资源受限的环境中实现高效计算，从而扩展了人工智能计算的应用场景。

33、3、本发明通过输出结果和反馈调整的步骤，可以对计算阵列中的计算单元进行优化和调整，从而提高模型的性能和准确性。

技术特征：

1.一种片内全加法器近似替代的处理器芯片架构方案，其特征在于：包括以下步骤：

2.根据权利要求1所述的一种片内全加法器近似替代的处理器芯片架构方案，其特征在于：所述步骤s1中，计算阵列构建包括以下步骤：

3.根据权利要求1所述的一种片内全加法器近似替代的处理器芯片架构方案，其特征在于：所述步骤s2中，乘法近似模块设计包括以下步骤：

4.根据权利要求1所述的一种片内全加法器近似替代的处理器芯片架构方案，其特征在于：所述步骤s3中，近似加法和移位操作包括近似加法操作和近似移位操作，近似加法操作采用简化的加法器，近似移位操作采用简化的移位电路。

5.根据权利要求1所述的一种片内全加法器近似替代的处理器芯片架构方案，其特征在于：所述步骤s4中，神经网络计算任务执行包括以下步骤：

6.根据权利要求1所述的一种片内全加法器近似替代的处理器芯片架构方案，其特征在于：所述步骤s5中，结果输出和反馈调整包括以下步骤：

技术总结本发明公开了一种片内全加法器近似替代的处理器芯片架构方案，涉及处理器芯片设计技术领域，包括以下步骤：S1、计算阵列构建：根据设计要求和应用需求，构建计算阵列作为处理器芯片的核心，计算阵列内部包含多个计算单元；S2、乘法近似模块设计：在计算阵列的每个计算单元中引入乘法近似模块；S3、近似加法和移位操作：在计算单元中，将乘法操作替代为近似的加法和移位操作；本发明通过利用计算阵列和乘法近似模块的设计，可以实现高效的计算操作，从而提高计算速度和计算资源的利用效率，乘法近似操作的加法和移位操作可以大大减少计算复杂度，从而加速计算过程，比精确乘法操作更快且消耗更少的能量，从而降低能耗节省能源成本。技术研发人员：陈立兴受保护的技术使用者：江苏理工学院技术研发日：技术公布日：2024/9/12