静电防护器件的电路、静电防护器件、芯片和电子设备的制作方法

本技术涉及集成电路领域，尤其涉及一种静电防护器件的电路、静电防护器件、芯片和电子设备。

背景技术：

1、静电放电(electro-static discharge，esd)和浪涌是导致集成电路失效的主要原因，浪涌和静电放电均会使得集成电路形成瞬时大电流，导致集成电路损坏。近年来，作为一种常用的静电防护器件，可控硅整流器(silicon controlled rectifier，scr)以其单位面积上esd鲁棒性极强的优势受到了业界的广泛关注。

技术实现思路

1、本技术实施例提供了一种静电防护器件的电路、静电防护器件、芯片和电子设备。通过在可控硅整流器电路中增设三极管，利用三极管处于放大区(即三极管的发射结正向偏置，三极管的集电结反向偏置)时，可以加快静电电流的导通速度，从而，可以在可控硅整流器电路中形成用于泄放静电电流的泄放通路。在现有的静电防护器件的基础上，增加泄放通路的个数，进一步加快静电防护器件泄放静电电流的效率，通过将该静电防护器件设置在集成电路中，可以进一步减少静电电流对集成电路造成损坏的风险。

2、第一方面，本技术提供了一种静电防护器件的电路，静电防护器件的电路包括：第一二极管、第二二极管和至少一组三极管，其中一组三极管包括两个三极管，第一二极管的负极与电路的阳极连接，第一二极管的正极与第二二极管的正极连接，第二二极管的负极与电路的阴极连接，形成第一泄放通路；两个三极管中的一个三极管的发射极与电路的阳极连接，两个三极管中的一个三极管的基极与两个三极管中的另一个三极管的集电极连接，两个三极管中的另一个三极管的发射极与电路的阴极连接，形成第二泄放通路；其中第一泄放通路和第二泄放通路均用于泄放静电电流和浪涌。

3、在第一方面一些可选的实施例中，至少一组三极管包括第一三极管、第二三极管、第三三极管、第四三极管和第五三极管，第一三极管的发射极与电路的阳极连接，第一三极管的基极与第二三极管的集电极连接，第一三极管的集电极与第二三极管的基极连接，第二三极管的发射极与电路的阴极连接，形成第一泄放子通路；第一三极管的基极与第三三极管的集电极连接，第一三极管的集电极与第三三极管的基极连接，第三三极管的发射极与电路的阴极连接，形成第二泄放子通路；第四三极管的发射极与电路的阳极连接，第四三极管的基极与第五三极管的集电极连接，第四三极管的集电极与第五三极管的基极连接，第五三极管的发射极与电路的阴极连接，形成第三泄放子通路；其中，第一泄放子通路、第二泄放子通路和第三泄放子通路，构成第二泄放通路。

4、在第一方面一些可选的实施例中，至少一组三极管还包括第六三极管，第六三极管的发射极与电路的阳极连接，第六三极管的基极与第二三极管的集电极连接，第六三极管的集电极与第二三极管的基极连接，第二三极管的发射极与电路的阴极连接，形成第四泄放子通路；并且，第六三极管的发射极与电路的阳极连接，第六三极管的基极与第三三极管的集电极连接，第六三极管的集电极与第三三极管的基极连接，第三三极管的发射极与电路的阴极连接，形成第五泄放子通路；其中，第一泄放子通路、第二泄放子通路、第三泄放子通路、第四泄放子通路和第五泄放子通路，构成第二泄放通路。

5、在第一方面一些可选的实施例中，静电防护器件的电路还包括第一电阻和第二电阻，第一电阻的第一端与电路的阳极连接，第一电阻的第二端与第四三极管的发射极连接，第二电阻的第一端与第三三极管的发射极连接，第二电阻的第二端与电路的阴极连接。

6、在第一方面一些可选的实施例中，静电防护器件的电路还包括第三电阻、第四电阻、第五电阻，第七三极管和第八三极管，第三电阻的第一端与第四三极管的基极连接，第三电阻的第二端与第六三极管的基极连接；第四电阻的第一端与第五三极管的基极连接，第四电阻的第二端与第六三极管的集电极连接；第五电阻的第一端与第五三极管的发射极连接，第五电阻的第二端与第三三极管的发射极连接；第七三极管的集电极与电路的阳极连接，第七三极管的基极与第二二极管的负极连接，第七三极管的发射极与电路的阴极连接，形成第六泄放子通路；第八三极管的集电极与电路的阳极连接，第八三极管的发射极与第二电阻的第一端连接，第八三极管的基极与第二二极管的正极连接，形成第七泄放子通路。

7、在第一方面一些可选的实施例中，静电防护器件的电路还包括第六电阻，第六电阻的第一端与电路的阳极连接，第六电阻的第二端与第二三极管的集电极连接，第二三极管的发射极与电路的阴极连接，形成第八泄放子通路；第六电阻的第一端与电路的阳极连接，第六电阻的第二端与第三三极管的集电极连接，第三三极管的发射极与第二电阻的第一端连接，第二电阻的第二端与电路的阴极连接，形成第九泄放子通路；第六泄放子通路、第七泄放子通路、第八泄放子通路和第九泄放子通路，构成第三泄放通路。

8、第二方面，本技术提供了一种静电防护器件，其特征在于，静电防护器件的电路为上述第一方面的电路，静电防护器件包括p型衬底、第一n型深阱、第二n型深阱、第一n阱、第一p阱、第二n阱、第二p阱、第三p阱、第一p型体注入层、第二p型体注入层、第一p注入区、第二p注入区、第三p注入区、第四p注入区、第一n注入区、第二n注入区、第三n注入区和第四n注入区；p型衬底上依次设有第一n型深阱和第二n型深阱，第一n型深阱和第二n型深阱间隔设置；第一n型深阱上依次设有第一p阱、第一n阱和第二p阱的部分区域；第二n型深阱上依次设有第二p阱的部分区域、第二n阱和第三p阱；第二p阱中设有第一p型体注入层和第二p型体注入层，第一p型体注入层和第二p型体注入层间隔设置，第一p型体注入层中设有第二n注入区，第二p型体注入层中设有第三n注入区；第一p注入区的部分区域设置在第一n阱中，第一p注入区的另一部分区域设置在第一p阱中，第一n阱中设有第一n注入区和第三p注入区，第二n阱中设有第四n注入区和第四p注入区，第二p注入区的部分区域设置在第二n阱中，第二p注入区的另一部分区域设置在第三p阱。

9、在第二方面一些可选的实施例中，静电防护器件还包括：第三p注入区和第四p注入区，第三p注入区设置在第一n阱中，第四p注入区设置在第二n阱中。

10、在第二方面一些可选的实施例中，静电防护器件为中心对称结构。

11、在第二方面一些可选的实施例中，第一p注入区、第三p注入区、第一n注入区和第二n注入区连接构成电路的阳极，第三n注入区，第四n注入区、第四p注入区和第二p注入区连接构成电路的阴极。

12、在第二方面一些可选的实施例中，第一电阻为第一p阱的体电阻，第二电阻为第二n阱的体电阻，第三电阻为第一n型深阱的体电阻，第四电阻为第二p阱的体电阻，第五电阻为第二n型深阱的体电阻，第六电阻为第一n阱的体电阻；第二n注入区和第一p型体注入层构成第一二极管，第三n注入区和第二p型体注入层构成第二二极管；第一p注入区、第一n阱和第二p阱构成第一三极管，第一n阱、第二p阱和第二二极管构成第二三极管，第一n阱、第二p阱和第二n阱构成第三三极管，第一p阱、第一n型深阱和p型衬底构成第四三极管，第一n型深阱、p型衬底和第二n型深阱构成第五三极管，第三p注入区、第一n阱和第二p阱构成第六三极管，第一二极管、第二二极管和第二p阱构成第七三极管，第一二极管、第二p阱和第二n阱构成第八三极管。

13、第三方面，本技术提供一种芯片，芯片包括如上述第一方面提及的静电防护器件的电路。

14、第四方面，本技术提供一种电子设备，包括上述第三方面提及的芯片。

15、本技术的有益效果为：利用多条泄放通路并联泄放静电电流和浪涌，可以提高集成电路静电防护的响应速度，可以保护集成电路不被静电和浪涌损伤，可以增强静电防护器件的鲁棒性，增加集成电路静电防护性能的稳定性，减少静电电流对集成电路造成损坏的风险。