低边驱动电路及驱动装置的制作方法

本发明涉及集成电路，尤其涉及一种低边驱动电路及驱动装置。

背景技术：

1、驱动装置中，特别是在用于驱动电机等负载输出时，通常通过配置驱动电路完成驱动信号的输出；驱动电路可以设置于高边和/或低边，从而基于前级电路输入的控制信号，将其转换为合适的驱动信号进行电机的负载的驱动启停。

2、现有技术中提供的驱动电路，为了实现驱动输出的缓慢关停，控制输出侧开关的关断速度，在受控关闭后通常会利用电流源为输出侧放电，以通过对电流源的控制实现对驱动输出缓慢关停的控制。但驱动电路在关闭输出时产生的延迟通常会大于开启输出时产生的延迟，从而导致向驱动电路输入指示驱动的信号的时长，与驱动电路实际工作的时长不匹配；而单纯地调整电流源的输出，则会导致缓慢关停过程速度不均匀，无法达成实际应用要求。

技术实现思路

1、本发明的目的之一在于提供一种低边驱动电路，以解决现有技术中实际驱动时长与预期时长不匹配，驱动电路关断响应速度慢，关闭速度不均匀且不可控的技术问题。

2、本发明的目的之一在于提供一种驱动装置。

3、为实现上述发明目的之一，本发明一实施方式提供一种低边驱动电路，包括：输出晶体管；控制晶体管，通过其输入端耦合至所述输出晶体管的控制端，且通过其输出端可选地耦合至地电平；其中，所述控制晶体管在所述低边驱动电路切换至关闭输出时，将所述输出晶体管的控制端耦合至所述地电平，以快速降低所述输出晶体管的控制端电压。

4、作为本发明一实施方式的进一步改进，所述输出晶体管以其输入端耦合至或作为所述低边驱动电路的驱动输出端；所述控制晶体管的控制端耦合至所述驱动输出端，且在所述输出晶体管的输入端电压抬高至第一电压时，所述控制晶体管关断并至少减缓所述输出晶体管的控制端电压的下降速度。

5、作为本发明一实施方式的进一步改进，所述控制晶体管在所述低边驱动电路切换至关闭输出时，将所述输出晶体管的控制端耦合至所述地电平，以将所述输出晶体管的控制端电压下拉至米勒平台区附近。

6、作为本发明一实施方式的进一步改进，所述低边驱动电路还包括第一下拉开关，用于在所述低边驱动电路切换至关闭输出时，闭合并将所述控制晶体管的输出端耦合至所述地电平，以通过所述控制晶体管将所述输出晶体管的控制端耦合至所述地电平。

7、作为本发明一实施方式的进一步改进，所述低边驱动电路还包括：下拉电流源，通过其输出端耦合至地电平；第二下拉开关，串接至所述输出晶体管的控制端与所述下拉电流源的输入端之间，且在所述低边驱动电路切换至关闭输出时，将所述下拉电流源的输入端耦合至所述输出晶体管的控制端，使所述输出晶体管的控制端的放电电流大于或等于下拉电流。

8、作为本发明一实施方式的进一步改进，所述输出晶体管以其输入端耦合至或作为所述低边驱动电路的驱动输出端；在所述输出晶体管的控制端电压下拉至米勒平台区时，所述控制晶体管关断，所述驱动输出端电压的上升斜率与所述下拉电流的大小呈正相关。

9、作为本发明一实施方式的进一步改进，所述低边驱动电路还包括：第一上拉电流源，通过其输入端耦合至供电电平；第一上拉开关，串接至所述输出晶体管的控制端与所述第一上拉电流源的输出端之间，且在所述低边驱动电路切换至开启输出时，将所述第一上拉电流源的输出端耦合至所述输出晶体管的控制端，以提高所述输出晶体管的控制端电压。

10、作为本发明一实施方式的进一步改进，所述第一上拉开关在所述低边驱动电路切换至开启输出时，将所述第一上拉电流源的输出端耦合至所述输出晶体管的控制端，将所述输出晶体管的控制端电压上拉至米勒平台区附近；所述输出晶体管以其输入端耦合至或作为所述低边驱动电路的驱动输出端；在所述输出晶体管的控制端电压处于米勒平台区时，所述驱动输出端电压的下降斜率与第一上拉电流的大小呈正相关。

11、作为本发明一实施方式的进一步改进，所述低边驱动电路还包括：第二上拉电流源，通过其输入端耦合至供电电平；第二上拉开关，串接至所述输出晶体管的控制端与所述第二上拉电流源的输出端之间，且在所述驱动输出端的电压下降至第二电压时，将所述第二上拉电流源的输出端耦合至所述输出晶体管的控制端，以快速提高所述输出晶体管的控制端电压。

12、作为本发明一实施方式的进一步改进，所述低边驱动电路还包括控制信号端、比较器、第一反相器、第二反相器和逻辑或门；所述逻辑或门的输出端耦合至所述第二上拉开关的控制端；所述控制信号端通过所述第二反相器，耦合至所述逻辑或门的第一输入端；所述比较器的输出端通过所述第一反相器，耦合至所述逻辑或门的第二输入端；所述比较器的同相输入端耦合至所述第二电压，所述比较器的反相输入端耦合至所述驱动输出端。

13、作为本发明一实施方式的进一步改进，所述低边驱动电路还包括用于调整所述输出晶体管的控制端电压、且分别通过自身控制端耦合至控制信号端的第一上拉开关、第二上拉开关、第一下拉开关和第二下拉开关；所述第一上拉开关和所述第二上拉开关配置为p型晶体管，所述第一下拉开关和所述第二下拉开关配置为n型晶体管；所述控制晶体管配置为p沟道场效应管，所述输出晶体管配置为n沟道场效应管。

14、为实现上述发明目的之一，本发明一实施方式提供一种驱动装置，包括上述任一种技术方案所述的低边驱动电路。

15、与现有技术相比，本发明提供的低边驱动电路，能够在低边驱动电路切换至关闭之时，将地电平耦合至输出晶体管的控制端，以快速降低输出晶体管的控制端电压，使其快速关闭到一定程度，而后再根据需要来控制输出晶体管继续关闭的速度，如此，能够大幅缩短输出晶体管的关断延时，使其快速进入关闭速率可控的阶段，确保实际驱动时长和预期驱动时长基本匹配，且兼顾关断速度可控的优势。

技术特征：

1.一种低边驱动电路，其特征在于，包括：

2.根据权利要求1所述的低边驱动电路，其特征在于，所述输出晶体管以其输入端耦合至或作为所述低边驱动电路的驱动输出端；所述控制晶体管的控制端耦合至所述驱动输出端，且在所述输出晶体管的输入端电压抬高至第一电压时，所述控制晶体管关断并至少减缓所述输出晶体管的控制端电压的下降速度。

3.根据权利要求1所述的低边驱动电路，其特征在于，所述控制晶体管在所述低边驱动电路切换至关闭输出时，将所述输出晶体管的控制端耦合至所述地电平，以将所述输出晶体管的控制端电压下拉至米勒平台区附近。

4.根据权利要求1所述的低边驱动电路，其特征在于，所述低边驱动电路还包括第一下拉开关，用于在所述低边驱动电路切换至关闭输出时，闭合并将所述控制晶体管的输出端耦合至所述地电平，以通过所述控制晶体管将所述输出晶体管的控制端耦合至所述地电平。

5.根据权利要求1所述的低边驱动电路，其特征在于，所述低边驱动电路还包括：

6.根据权利要求5所述的低边驱动电路，其特征在于，所述输出晶体管以其输入端耦合至或作为所述低边驱动电路的驱动输出端；在所述输出晶体管的控制端电压下拉至米勒平台区时，所述控制晶体管关断，所述驱动输出端电压的上升斜率与所述下拉电流的大小呈正相关。

7.根据权利要求1所述的低边驱动电路，其特征在于，所述低边驱动电路还包括：

8.根据权利要求7所述的低边驱动电路，其特征在于，所述第一上拉开关在所述低边驱动电路切换至开启输出时，将所述第一上拉电流源的输出端耦合至所述输出晶体管的控制端，将所述输出晶体管的控制端电压上拉至米勒平台区附近；

9.根据权利要求8所述的低边驱动电路，其特征在于，所述低边驱动电路还包括：

10.根据权利要求9所述的低边驱动电路，其特征在于，所述低边驱动电路还包括控制信号端、比较器、第一反相器、第二反相器和逻辑或门；所述逻辑或门的输出端耦合至所述第二上拉开关的控制端；

11.根据权利要求1所述的低边驱动电路，其特征在于，所述低边驱动电路还包括用于调整所述输出晶体管的控制端电压、且分别通过自身控制端耦合至控制信号端的第一上拉开关、第二上拉开关、第一下拉开关和第二下拉开关；

12.一种驱动装置，其特征在于，包括权利要求1-11任一项所述的低边驱动电路。

技术总结本发明揭示了一种低边驱动电路及驱动装置，所述低边驱动电路包括：输出晶体管；控制晶体管，通过其输入端耦合至所述输出晶体管的控制端，且通过其输出端可选地耦合至地电平；其中，所述控制晶体管在所述低边驱动电路切换至关闭输出时，将所述输出晶体管的控制端耦合至所述地电平，以快速降低所述输出晶体管的控制端电压。本发明提供的低边驱动电路，能够大幅缩短输出晶体管的关断延时，使其快速进入关闭速率可控的阶段，确保实际驱动时长和预期驱动时长基本匹配，且兼顾关断速度可控的优势。技术研发人员：逯建武受保护的技术使用者：苏州纳芯微电子股份有限公司技术研发日：技术公布日：2024/10/17