具有导电氧化物带的堆叠波导偏振器的制作方法

1.本发明涉及光子芯片，尤其涉及偏振器的结构以及形成偏振器的结构的方法。


背景技术：

2.光子芯片用于许多应用及系统中，例如数据通信系统以及数据计算系统。光子芯片将光学组件(例如波导、光学开关，以及偏振器)与电子组件(例如场效应晶体管)集成于统一的平台中。除其它因素以外，布局面积、成本以及操作开销也可通过这两种类型组件的集成来减小。
3.偏振器是光子芯片中常见的一种光学组件。偏振器经配置以接收含有多种模式(例如，横电(transverse electric；te)模式及横磁(transverse magnetic；tm)模式)的激光并仅允许一种模式传播，同时消除另一种模式。使横磁模式通过的偏振器具有大的足印(footprint)，这会消耗光子芯片上较大的布局面积。
4.需要改进的偏振器的结构以及形成偏振器的结构的方法。


技术实现要素：

5.在本发明的一个实施例中，一种结构包括：偏振器，具有第一波导芯以及位于邻近该第一波导芯的侧表面的层。该层由第一材料组成，该第一材料具有虚部在从0至约15的范围的介电常数。第二波导芯位于该第一波导芯上方。该第二波导芯由第二材料组成，该第二材料的组分不同于该第一材料。
6.在本发明的一个实施例中，提供一种形成偏振器的结构的方法。该方法包括：形成第一波导芯，形成位于邻近该第一波导芯的侧表面的层，以及形成位于该第一波导芯上方的第二波导芯。该第一层由第一材料组成，该第一材料具有虚部在从0至约15的范围的介电常数，且该第二波导芯由第二材料组成，该第二材料的组分不同于该第一材料。
附图说明
7.包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本发明的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。
8.图1显示依据本发明的实施例包括处于处理方法的初始制造阶段的结构的光子芯片的示意顶视图。
9.图2显示大体沿图1中的线2
‑
2所作的该结构的剖视图。
10.图2a显示大体沿图1中的线2a
‑
2a所作的该结构的剖视图。
11.图3显示处于图1之后的该处理方法的制造阶段的该结构的示意顶视图。
12.图4显示大体沿图3中的线4
‑
4所作的该结构的剖视图。
13.图4a显示大体沿图3中的线4a
‑
4a所作的该结构的剖视图。
14.图5、5a显示处于图4、4a之后的制造阶段的该结构的剖视图。
15.图6显示依据本发明的替代实施例的结构的顶视图。
16.图7
‑
8显示依据本发明的替代实施例的结构的剖视图。
具体实施方式
17.请参照图1、2、2a并依据本发明的实施例，结构10包括波导芯12、波导芯14，以及横向位于波导芯12与波导芯14之间的偏振器16。波导芯12、14及偏振器16位于介电层18上方。偏振器16包括波导芯20，将波导芯20与波导芯12耦接的锥体22，以及将波导芯20与波导芯14耦接的锥体24。波导芯12，偏振器16的波导芯20及锥体22、24，以及波导芯14可沿纵轴26朝长度方向延伸。波导芯20及锥体22、24具有相对的侧壁或侧表面19、21，它们与波导芯12的相对侧表面以及波导芯14的相对侧表面合并。
18.波导芯12，偏振器16的波导芯20及锥体22、24，以及波导芯14可由单晶半导体材料(例如单晶硅)组成。在一个实施例中，该单晶半导体材料可源自绝缘体上硅(silicon
‑
on
‑
insulator；soi)晶圆的装置层，该晶圆还包括提供介电层18的埋置氧化物层，以及由单晶半导体材料(例如单晶硅)组成的衬底23。可在前端工艺制程期间通过光刻及蚀刻制程自单晶半导体材料层图案化波导芯12，偏振器16的波导芯20及锥体22、24，以及波导芯14。该半导体材料层可被完全蚀刻，以将波导芯12，偏振器16的波导芯20及锥体22、24，以及波导芯14定义为所示的肋状波导，或者替代地，该半导体材料层可仅被部分蚀刻，从而以介电层18上的薄化层来定义脊状波导。波导芯12，偏振器16的波导芯20及锥体22、24，以及波导芯14(可自同一单晶半导体材料层同时形成)可具有共面的或基本上共面的顶部及底部表面。
19.波导芯12及波导芯14可具有宽度w1，且与偏振器16关联的波导芯20可具有宽度w2。锥体22可提供从波导芯12的较小宽度w1逐渐扩大至与偏振器16关联的波导芯20的较大宽度w2的过渡。锥体24可提供从与偏振器16关联的波导芯20的较大宽度w2逐渐缩小至波导芯14的较小宽度w1的过渡。在一个替代实施例中，可自偏振器16略去锥体22、24，使得波导芯12、14与波导芯20可具有相等的宽度。
20.将层28、32形成为与偏振器16的波导芯20的侧表面19相邻的层对，并将层30、34形成为与偏振器16的波导芯20的相对侧表面21相邻的层对。层28横向位于层32与波导芯20的侧表面19之间。层30横向位于层34与波导芯20的侧表面21之间。层28、32及层30、34平行于纵轴26而朝长度方向延伸。
21.层28、30、32、34的一端可终止于或大致终止于由锥体22与波导芯20之间的相交定义的界面处，且层28、30、32、34的另一端可终止于或大致终止于由锥体24与波导芯20之间的相交定义的界面处，使得层28、30、32、34与波导芯20具有相等的或大致相等的长度l1。在一个实施例中，层30、34与波导芯20相对于介电层18可具有相等的高度。在一个实施例中，层30、34可在高度上高于波导芯20。在一个实施例中，层30、34可在高度上低于波导芯20。
22.在一个替代实施例中，可略去层28，以使层32与波导芯20的侧表面19直接接触。在一个替代实施例中，可略去层30，以使层34与波导芯20的侧表面21直接接触。在一个替代实施例中，可略去层30、34，从而暴露波导芯20的侧表面21，且偏振器16可只包括邻近并且覆盖波导芯20的侧表面19的层28、32。
23.层28、30可由介电材料(例如二氧化硅)组成，该材料具有与波导芯20的材料(例如，单晶硅)相比较低的折射率。层28、30可通过在偏振器16上方沉积其介电材料共形层，利
用光刻及蚀刻制程图案化该共形层以自偏振器16附近以外的区域移除层28、30，以及利用非等向性蚀刻制程(例如反应离子蚀刻)来蚀刻该共形沉积并图案化的层而形成为侧间隙壁。在波导芯12、14的侧壁不存在层28、30，且在该代表性实施例中，在锥体22、24的侧表面19、21也不存在层28、30。层28、30沿平行于纵轴26的方向在其各自长度上可具有均匀的厚度。在该代表性实施例中，层28与层30具有相等的厚度。在一个替代实施例中，层28与层30通过分别独立形成而具有不相等的厚度。在一个实施例中，层28、30可在形成层32、34之前形成。层28、30的相应底部表面可与介电层18直接接触。
24.层32、34可分别由具有与层28、30及波导芯20的材料不同的组分的材料组成。在实施例中，层32、34可由介电常数具有在约负二十(
‑
20)至约正二十( 20)的范围内的实部以及在零(0)至约十五(15)的范围内的虚部的材料组成。在一个实施例中，层32、34可由非电光活性材料组成，使得与介电常数相关的折射率不会随施加的偏置电压而变化。在一个实施例中，层32、34可由导电氧化物组成，且在一个实施例中，导电氧化物可为透明的。在一个实施例中，层32、34可由金属钒酸盐组成，例如钒酸钙或钒酸锶。在一个实施例中，层30、34可由金属氧化物组成，例如铟锡氧化物。
25.层32、34可用以增加偏振器16内的tm模式分量的引导光学信号的约束，并由此减少损耗，同时能够缩小偏振器16的足印。偏振器16不具有贵金属，例如金或银，且偏振器16的制造与互补金属氧化物半导体制程完全兼容。
26.层32、34可通过在偏振器16上方沉积其构成材料共形层，并利用光刻及蚀刻制程图案化该共形层以移除该共形层的未掩蔽部分而形成为侧间隙壁。该蚀刻制程可为非等向性蚀刻制程，例如反应离子蚀刻。在一个替代实施例中，可部分蚀刻该共形层的该未掩蔽部分，以使层32、34的构成材料的薄层存在于介电层18上并与层32、34的基部连接。
27.在波导芯12、14的侧壁不存在层32、34，且在该代表性实施例中，在锥体22、24的侧表面19、21也不存在层32、34。层32、34沿平行于纵轴26的方向在其各自长度上可具有均匀的厚度。在该代表性实施例中，层32与层34具有相等的厚度。在一个替代实施例中，层32与层34可通过各自独立形成而具有不相等的厚度。在一个实施例中，层32、34可在形成层28、30以后形成。层32、34的相应底部表面与介电层18直接接触。
28.请参照图3、4、4a，其中，类似的附图标记表示图1、2、2a中类似的特征，且在下一制造阶段，在波导芯12、14及偏振器16上方形成介电层38。介电层38可由介电材料(例如二氧化硅)组成，通过化学气相沉积来沉积并利用例如化学机械抛光平坦化，以移除形貌(topography)。波导芯12、14及偏振器16嵌入并埋置于介电层38的该介电材料中。
29.在介电层38上形成截断波导芯39。截断波导芯39位于与含有偏振器16的平面不同的平面中，介电层38作为低折射率层设于偏振器16与截断波导芯39之间。在一个实施例中，截断波导芯39可通过在介电层38上沉积其构成材料层并利用光刻及蚀刻制程图案化该沉积层来形成。截断波导芯39包括位于偏振器16的波导芯20上方的段40，位于偏振器16的锥体22上方的锥体42，以及位于偏振器16的锥体24上方的锥体44。在一个实施例中，截断波导芯39的段40可朝长度方向直接位于偏振器16的波导芯20上方，截断波导芯39的锥体42可朝长度方向直接位于偏振器16的锥体22上方，且截断波导芯39的锥体44可朝长度方向直接位于偏振器16的锥体24上方。在一个替代实施例中，可从截断波导芯39略去锥体42、44的其中一个或两个。
30.截断波导芯39可沿纵轴46朝长度方向延伸。在一个实施例中，纵轴46可平行于或基本上平行于纵轴26排列。截断波导芯39可具有相对的侧表面47、48，它们终止于相应的相对端部49、49a，以定义截断形状。截断波导芯39可在端部49终止于偏振器16上方，并且还可在端部49a终止于偏振器16上方。在一个实施例中，截断波导芯39的段40具有长度l2，其可等于或大致等于偏振器16的波导芯20的长度l1。截断波导芯39的段40可具有宽度w4，且锥体42、44可从与段40的相对端部的相应界面处的宽度w4逐渐缩小至在相对端部49、49a的较小宽度w3。在该代表性实施例中，截断波导芯39的段40的宽度w4可大于偏振器16的波导芯20的宽度w2。在替代实施例中，截断波导芯39的段40的宽度w4可小于或等于偏振器16的段20的宽度w2。
31.在一个替代实施例中，额外介电层可设于介电层38上方并位于截断波导芯39与介电层38之间。在一个替代实施例中，截断波导芯39可由不同的材料组成，例如多晶硅。
32.可通过波导芯12在光子芯片50上将以横磁(tm)与横电(te)模式分量传播的激光引导至偏振器16。该激光的其中一种模式分量(例如，该te模式分量)在偏振器16中经历高损耗。该激光的另一种模式分量(例如，该tm模式分量)可以低损耗经过偏振器16，从而通过波导芯14在光子芯片50上被进一步引导。截断波导芯39可用以增加偏振器16的消光比(extinction ratio)，以改进对不想要的模式分量(例如，该te分量)的移除，并且还可减少插入损耗。
33.请参照图5、5a，其中，类似的附图标记表示图4、4a中类似的特征，且在下一制造阶段，在波导芯12、14，偏振器16，以及截断波导芯39上方形成后端工艺堆叠60。后端工艺堆叠60包括由介电材料(例如二氧化硅)组成的层间介电层62，以及设于层间介电层62中以定义金属化层级的由金属(例如铜或铝)组成的金属化。在一个实施例中，在偏振器16及截断波导芯39上方的空间中的后端工艺堆叠60可不存在金属化。
34.在本文中所述的任意实施例中，结构10可被集成于包括电子组件52及额外光学组件54的光子芯片50(图1)中。例如，电子组件52可包括通过cmos前端工艺(front
‑
end
‑
of
‑
line；feol)制程制造的场效应晶体管。
35.在一个替代实施例中，波导芯12、14及偏振器16可由介电材料(例如，氮化硅)组成，并可位于后端工艺堆叠60的一个金属化层级中，截断波导芯29位于后端工艺堆叠60的一个更高金属化层级中。在一个替代实施例中，波导芯12、14可由介电材料(例如，氮化硅)组成，并位于后端工艺堆叠60中，偏振器16的波导芯20及锥体22、24可由单晶半导体材料(例如，单晶硅)组成，可使用相应耦合器以将激光从波导芯12传输至偏振器16，并在偏振以后，从偏振器16传输至波导芯14。在一个替代实施例中，波导芯12、14可由单晶半导体材料(例如，单晶硅)组成，偏振器16的波导芯20及锥体22、24可由介电材料(例如，氮化硅)组成，且可使用相应耦合器将激光从波导芯12传输至偏振器16，并在偏振以后，从偏振器16传输至波导芯14。
36.请参照图6，其中，类似的附图标记表示图1中类似的特征，且依据本发明的替代实施例，层28、32的长度可延伸以邻近锥体22、24的侧表面19设置，且层30、34的长度可延伸以邻近锥体22、24的侧表面21设置。层28、32及层30、34可终止于或大致终止于由锥体22与波导芯12之间的相交定义的界面处。层28、32及层30、34还可终止于或大致终止于由锥体24与波导芯14之间的相交定义的界面处。
37.在一个替代实施例中，可略去层28，以使层32直接接触波导芯20及锥体22、24的侧表面19。在一个替代实施例中，可略去层30，以使层34直接接触波导芯20的侧表面21。在一个替代实施例中，可略去层30及层34，以暴露波导芯20及锥体22、24的侧表面21，且偏振器16可仅包括邻近波导芯20及锥体22、24的侧表面19设置的层28、32。
38.请参照图7，其中，类似的附图标记表示图5中类似的特征，且依据本发明的替代实施例，可在偏振器16与截断波导芯39之间的介电层38上设置介电层56。介电层56可由介电材料(例如氮化硅)组成，且与用以形成截断波导芯39的沉积层相反，介电层56可不被图案化。
39.请参照图8，其中，类似的附图标记表示图5中类似的特征，且依据本发明的替代实施例，可邻近波导芯20的侧表面19设置与层32类似的额外层32a，并可邻近波导芯20的侧表面21设置与层34类似的额外层34a。可在层32与层32a之间横向设置与层28类似的额外层28a作为分隔层。可在层34与层34a之间横向设置与层30类似的额外层30a作为分隔层。在一个替代实施例中，层28、30，层28a、30a，层32、34，以及层32a、34a可沿锥体22、24的侧表面19、21延伸长度，如图6中所示。在一个替代实施例中，可略去层30、34，以在侧表面19、21与最靠近侧表面19、21的层32、34之间提供直接接触。
40.上述方法用于集成电路芯片的制造。制造者可以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸芯片、或者以封装形式分配所得的集成电路芯片。可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，例如具有中央处理器的电脑产品或智能手机。
41.本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的 /
‑
10％。
42.本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
43.与另一个特征“连接”或“耦接”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。
44.对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。