基于磁性随机存储器的时域存内计算阵列结构的制作方法

技术特征：

1.一种基于磁性随机存储器的时域存内计算阵列结构，其特征在于，该阵列结构包括双模式存储阵列、自适应流水译码器、预充电路、列选择器、灵敏放大器、输入输出单元、延时差量化单元、计数单元、时序控制电路以及模式选择模块；

所述双模式存储阵列包括：由磁隧道结(mtj)构成的非易失存储单元呈矩阵排布，每一列存储列之间设计有延时累加逻辑，存储阵列可实现标准读写模式和二值神经网络卷积计算模式之间的功能切换；非易失性存储单元

所述模式选择模块用于切换双模式存储阵列的标准读写功能和二值神经网络卷积计算功能；

所述自适应流水译码器以及所述列选择器，在标准读写模式下，被用于对所述存储阵列的行列译码；在二值神经网络卷积计算模式下，被用于开启字线，从而实现对位线电容(cbl)放电，并逐行遍历整个阵列，从而产生累加延时delay1；

所述预充电路、灵敏放大器、输入输出单元和时序控制电路被用于实现所述双模式存储阵列的读写操作和卷积计算操作；在标准读写功能模式下以及卷积计算功能模式下，所述预充电路对位线电容进行充电；

所述延时差量化单元和计数单元，在二值神经网络卷积计算模式下，被用于将遍历存储阵列所得到的延时进行量化，从而获得数字结果，量化的结果为二值神经网络卷积计算的结果。

2.根据权利要求1所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于：所述双模式存储阵列包括n列m行存储单元，每行相邻存储单元字线间插入逻辑控制电路；所述逻辑控制电路包括第一与门(and1)和第二与门(and2)，此处第一与门和第二与门均为双端输入单端输出；第一与门的第一输入端连接模式选择信号(men)，第一与门的第二输入端连接前一级字线；第二与门的第一输入端连接前一级字线，第二与门的第二输入端连接前一级灵敏放大器输出信号(q)；第一与门和第二与门的输出端连接后一级字线。

3.根据权利要求1所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于：所述模式选择模块根据外部使能信号产生所述的模式选择信号(men)，当模式选择信号(men)为高电平1时，所述的双模式存储阵列为标准读写功能；当模式选择信号(men)为低电平0时，所述的双模式存储阵列为卷积计算功能。

4.根据权利要求1所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于：在标准读写功能模式下，所述自适应流水译码器以及所述列选择器，根据外部地址信号对阵列中对应的存储单元进行读写访问；在卷积计算功能模式下，所述自适应流水译码器逐级访问所有存储单元，生成延时累加信号delay1。

5.根据权利要求1所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于：所述非易失性存储单元包括第一nmos管(n1)和第一磁隧道结器件(mtj)，其中第一磁隧道结器件(mtj)根据写操作电流的方向不同会呈现高阻和低阻两种状态；所述第一磁隧道结器件(mtj)一端连接位线(bl)，另一端连接所述第一nmos管(n1)的源极端；所述第一nmos管(n1)的栅极端连接所述字线(wl)，漏极连接源线(sl)。

6.根据权利要求1所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于：所述灵敏放大器包括

第一pmos管(p1)，其栅极连接第一节点(net1)，源极连接电源(vdd)，漏极连接第一节点(net1)；

第二pmos管(p2)，其栅极连接第一节点(net1)，源极连接电源(vdd)，漏极连接第二节点(net2)；

第一nmos管(n1)，其栅极连接外接参考电压源(ref)，源极连接第三节点(net3)，漏极连接第一节点(net1)；

第二nmos管(n2)，其栅极连接位线(bl)，源极连接第三节点(net3)，漏极连接第二节点(net2)；

第三nmos管(n3)，其栅极连接外部使能信号(sae)，源极连接地(gnd)，漏极连接第三节点(net3)；

第一cmos反相器(inv1)，输入端连接第一节点(net2)，输出信号为q。

7.根据权利要求1所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于，所述延时差量化单元包括基准延时产生电路和单位时钟产生电路；其中，所述基准延时产生电路包括：其阵列结构包含n列m行存储单元，每行相邻存储单元字线间插入逻辑控制电路。所述逻辑控制电路包括第一与门(and1)和第二与门(and2)，此处第一与门和第二与门均为双端输入单端输出；第一与门的第一输入端连接模式选择信号(men)，第一与门的第二输入端连接前一级字线；第二与门的第一输入端连接前一级字线，第二与门的第二输入端连接前一级灵敏放大器输出信号q；第一与门和第二与门的输出端连接后一级字线；存储单元中数据均为0；在二值神经网络卷积计算模式下，所述基准延时产生电路通过执行与所述双模式存储阵列相同的位线电容(cbl)放电操作，并同样逐级遍历整个阵列，从而产生基准延时delay0；

所述单位时钟产生电路包括：

第一复制列、第二复制列和逻辑控制单元，第一复制列和第二复制列的结构与所述双模式存储阵列中存储列结构相同；第一复制列包含第一差值电阻，第一复制位线(rbl)，第一复制源线(rsl)和第一灵敏放大器(sa1)；第二复制列包含第二差值电阻，第二复制位线(rblb)，第二复制源线(rslb)和第二灵敏放大器(sa2)。

8.根据权利要求7所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于，所述第一复制列包括：

第一差值电阻(r1)为双端器件，第一差值电阻(r1)的阻值为所述非易失性存储单元的高阻态和低阻态之间的差值；第一差值电阻(r1)的第一端连接第一复制列的复制位线(rbl)；第一差值电阻(r1)的第二端连接第一nmos管(n1)的源极端，栅极连接第一字线(wl1)，漏极连接第一复制源线(rsl)；第一充电pmos管(p1)，其栅极与第一字线(wl1)相连接，源极连接电源(vdd)，漏极连接第一复制位线(rbl)；第一复制列中冗余存储单元的字线信号都置为0，第一灵敏放大器(sa1)输出信号为c1。

9.根据权利要求7所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于，所述第二复制列包括：

第二差值电阻(r2)为双端器件，第二差值电阻(r2)的阻值为所述非易失性存储单元的高阻态和低阻态之间的差值；第二差值电阻(r2)的第一端点连接第二复制列的复制位线(rblb)；第二差值电阻的第二端点连接第二nmos管(n2)的源极端，栅极连接第二字线(wl2)，漏极连接第二复制源线(rslb)；第二充电pmos管(p2)，其栅极与第二字线(wl2)相连接，源极连接电源(vdd)，漏极连接第二复制位线(rblb)；第二复制列中冗余存储单元的字线信号都置为0，第二灵敏放大器(sa2)输出信号为c2。

10.根据权利要求7所述的基于磁性随机存储器的时域存内计算阵列结构，其特征在于，所述逻辑控制单元包括：

第一或非门(nor1)，为两端输入单端输出电路，其第一输入端连接外部控制信号(en)，第二输入端连接所述第二灵敏放大器(sa2)的输出信号c2，输出端连接节点(net1)；

第一pmos管，其栅极连接节点(net2)，源极连接电源(vdd)，漏极连接节点(net3)；

第一nmos管，其栅极连接所述第二灵敏放大器(sa2)的输出信号c2，源极连接地(gnd)，漏极连接第三节点(net3)；

第二nmos管，其栅极连接外部控制信号(en)，其源极连接地(gnd)，其漏极连接第三节点(net3)；

第二或非门(nor2)，为两端输入单端输出电路，其第一输入端连接节点(net3)，第二输入端连接外部控制信号(en)，输出端连接所述的第一字线(wl1)；

第一反相器(inv1)，输入端连接所述第一灵敏放大器(sa1)的输出信号c1，输出端连接节点(net2)；

第三nmos管，其栅极连接所述第一灵敏放大器(sa1)的输出信号c1，源极连接地(gnd)，漏极连接节点(net4)；

第二pmos管，栅极连接节点(net1)，源极连接电源(vdd)，漏极连接节点(net4)；

第二反相器(inv2)，输入端连接节点(net4)，输出连接所述的第二字线(wl2)。

技术总结
本发明公开了一种基于磁性随机存储器(MRAM)的时域存内计算阵列结构，属于集成电路设计领域，其特征在于：双模式存储阵列、自适应流水译码器、预充电路、列选择器、灵敏放大器、输入输出单元、延时差量化单元、计数单元、时序控制电路以及模式选择模块。该发明具备标准读写模式和存内计算模式。标准读写模式下可以实现存储阵列中数据的读写操作；存内计算模式可以实现二值神经网络计算中乘累加的运算。在读取数据的同时完成了乘累加计算，同时延时量化单元与存储阵列整合在一起减少访存能耗，相比传统冯诺依曼架构的神经网络加速器，本发明有效提升网络运算能效。

技术研发人员：蔡浩;周永亮;张优优;刘波
受保护的技术使用者：东南大学
技术研发日：2020.12.21
技术公布日：2021.03.30