测试电路及采用该测试电路的存储芯片的制作方法

技术总结
本发明提供一种测试电路及存储芯片，所述测试电路用于存储器的压缩数据读取，所述测试电路包括M个存储块，所述M为大于或等于2的偶数，其中N个存储块组成一个存储组，所述N为大于或等于2且小于或等于M的偶数，所述M是所述N的整数倍，其特征在于，所述测试电路还包括：压缩数据读取单元，一个所述压缩数据读取单元对应一个所述存储组，所述压缩数据读取单元与对应的所述存储组中的所述N个存储块连接，所述压缩数据读取单元接收压缩数据读取命令和地址信息，并根据所述压缩数据读取命令和所述地址信息读取所述N个存储块中的数据。本发明的优点在于，能够既不额外增加存储芯片的尺寸又能大幅度减少测试时间。能大幅度减少测试时间。能大幅度减少测试时间。


技术研发人员：王佳 张良 李红文
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2019.10.16
技术公布日：2021/4/17