泄漏源检测的制作方法

泄漏源检测
1.交叉引用
2.本专利申请要求majumdar等人在2019年11月14日提交的题为“泄漏源检测(leakage source detection)”的第16/684,533号美国专利申请，所述美国专利申请被转让给本申请的受让人并且通过引用方式全部明确地并入本文。
技术领域
3.本技术领域涉及泄漏源检测。


背景技术：

4.以下总体上涉及包含至少一个存储器装置的一或多个系统，并且更具体地涉及泄漏源检测。
5.存储器装置被广泛用于在诸如计算机、无线通信装置、相机、数字显示器等之类的各种电子装置中存储信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，通常用逻辑1或逻辑0表示。在一些示例中，单个存储器单元可以支持两个以上的状态，可以存储其中任何一个状态。为了存取所存储的信息，部件可以读取或感测存储器装置中的至少一个存储状态。为了存储信息，部件可以在存储器装置中写入状态或对所述状态进行编程。
6.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等等。存储器单元可以是易失性的或非易失性的。即使没有外部电源，非易失性存储器(例如，feram)也可以长时间维持其存储的逻辑状态。易失性存储器装置(例如，dram)在与外部电源断开连接时可能会丢失其存储状态。


技术实现要素：

7.描述了一种方法。所述方法可以包含：用电子束扫描存储器管芯的具有第一长度的第一组存取线和所述存储器管芯的具有与所述第一长度不同的第二长度的第二组存取线；至少部分地基于扫描所述第一组存取线来确定与所述第一组存取线相关联的第一错误率；至少部分地基于扫描所述第二组存取线来确定与所述第二组存取线相关联的第二错误率；以及至少部分地基于与所述第一组存取线相关联的所述第一错误率和与所述第二组存取线相关联的所述第二错误率来对所述存储器管芯的性能进行分类。
8.描述了另一种方法。所述方法可以包含：将存储器管芯的多个存储器块的存取线蚀刻到第一长度，所述多个存储器块包括第一存储器块；将第二存储器块的存取线蚀刻到比所述第一长度短的第二长度；用电子束扫描所述第一存储器块的具有所述第一长度的所述存取线和所述第二存储器块的具有所述第二长度的所述存取线；以及至少部分地基于所述扫描所述第一存储器块和所述第二存储器块来确定所述存储器管芯的性能。
9.描述了一种设备。所述设备可以包含：存储器管芯的第一部分，所述第一部分包括具有第一长度的第一组存取线；以及所述存储器管芯的第二部分，所述第二部分包括具有与所述第一长度不同的第二长度的第二组存取线，其中所述存储器管芯的所述第二部分可操作以确定与第一类型的错误相关联的第一错误率和与与所述第一类型的错误不同的第二类型的错误相关联的第二错误率。
附图说明
10.图1示出了根据如本文公开的示例的支持泄漏源检测的系统的示例。
11.图2示出了根据如本文公开的示例的支持泄漏源检测的测试装置的示例。
12.图3a和3b示出了根据如本文公开的示例的支持泄漏源检测的存取线配置的示例。
13.图4示出了根据如本文公开的示例的支持泄漏源检测的测试流程的示例。
14.图5示出了根据如本文公开的示例的支持泄漏源检测的制造流程的示例。
15.图6至9示出了示出根据如本文公开的示例的支持泄漏源检测的一或多种方法的流程图。
具体实施方式
16.存储器管芯可以包含被细分为存储器块的一或多个存储器阵列。每个存储器块可以包含存储器单元和存取线，其中每个存储器单元与存取线中的至少一个耦合。每条存取线可以与通孔耦合，所述通孔可选择性地与衬底或接地耦合。通常，存储器管芯可能能够为主机装置检索或存储数据。在一些情况下，可能在存储器块的第一存取线与第二存取线之间发生泄漏。在此类情况下，涉及激活第一存取线或第二存取线的操作可能分别错误地激活第二存取线或第一存取线。因而，针对第一存取线或第二存取线上的存储器单元的操作可能分别影响第二存取线或第一存取线的存储器单元。随着存储器装置中的部件变小，泄漏或意外短路的可能性可能会增加。可能需要具有测试方法以识别电流泄漏以表征存储器装置或改变制造工艺以增加成品率或两者。
17.为了识别泄漏，测试装置可以用电子束扫描一组测试存储器块，其中测试存储器块的第一组存取线的通孔可以耦合到接地，而测试存储器块的第二组存取线的通孔可以与接地隔离。在用电子束轰击存取线后，与接地隔离的存取线可能“变暗”。如果本应接地的存取线“亮起”，则可能表明存取线与相邻存取线之间存在电流泄漏。测试装置可以基于用电子束扫描块来确定存储器装置的错误率。测试装置可以基于错误率对存储器管芯进行分类。然而，此类方法可能无法区分不同的泄漏源。例如，泄漏可能由于一条存取线与另一条存取线短路而发生(即，线间泄漏)，但是也可能由于一条存取线或通孔与另一条存取线的通孔短路而发生(即，线-通孔泄漏)。上述方法可能缺乏确定泄漏源是由于线间泄漏还是线-通孔泄漏引起的能力。
18.为了改善存储器装置的特性，可能需要实施区分泄漏源的测试过程。例如，测试过程可以识别至少两种类型的泄漏(例如，线间泄漏和线-通孔泄漏)。为了使得测试装置能够区分泄漏源，测试装置可以扫描其存取线具有第一长度的第一组测试存储器块和其存取线具有较短的第二长度的第二组存储器块。在具有第二较短长度的存取线之间，线间泄漏可能不那么频繁发生，但线-通孔泄漏可能接近频繁发生。在确定第一组测试存储器块的存取
线的第一错误率和第二组测试存储器块的存取线的第二错误率之后。通过将第一错误率与第二错误率进行比较，测试装置可以确定与线间泄漏相对应的错误率和与线-通孔泄漏相对应的错误率。因而，测试装置可以基于线间泄漏错误率、线-通孔泄漏错误率或两者来对存储器管芯进行分类。
19.通过以更大的粒度识别存储器装置中的错误或泄漏的类型，可以实施对制造工艺的更精确调整。另外，如果在制造工艺中较早地发生存储器装置的测试，则对制造工艺的调整可以较早地发生，由此减少了包含所识别的电流泄漏的存储器装置的数量。
20.首先在如参考图1描述的存储器系统的背景中描述了本公开的特征。如参考图2至5所述，在测试装置、存取线配置、测试流程和制造流程的背景中描述了本公开的特征。参考涉及如参考图6至9描述的泄漏源检测的流程图来进一步示出并描述了本公开的这些和其它特征。
21.图1示出了根据如本文公开的示例的利用一或多个存储器装置的系统100的示例。系统100可以包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通道115。系统100可以包含一或多个存储器装置110，但是可以在单个存储器装置(例如，存储器装置110)的背景中描述一或多个存储器装置110的各方面。
22.系统100可以包含电子装置的各部分，诸如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。例如，系统100可以示出计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、交通工具控制器等的各方面。存储器装置110可以是系统的可操作以存储用于系统100的一或多个其它部件的数据的部件。
23.系统100的至少部分可以是主机装置105的示例。主机装置105可以是使用存储器来执行进程的装置(诸如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、或某个其它固定或便携式电子装置)内的处理器或其它电路系统的示例，以及其它示例。在一些示例中，主机装置105可以指代实施外部存储器控制器120的功能的硬件、固件、软件或它们的组合。在一些示例中，外部存储器控制器120可以被称为主机或主机装置105。
24.存储器装置110可以是独立装置或可操作以提供可以由系统100使用或引用的物理存储器地址/空间的部件。在一些示例中，存储器装置110可以可配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可以可操作以支持以下中的一或多项：用于调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、时序约定或其它因素。
25.存储器装置110可以可操作以存储主机装置105的部件的数据。在一些示例中，存储器装置110可以充当主机装置105的从属类型装置(例如，响应并执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可以包含以下中的一或多项：用于写操作的写命令、用于读操作的读命令、用于刷新操作的刷新命令或其它命令。
26.主机装置105可以包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)部件130或其它部件(诸如一或多个外围部件或一或多个输入/输出控制器)中的一或多者。主机装置的部件可以使用总线135彼此耦合。
27.处理器125可以可操作以对系统100的至少部分或主机装置105的至少部分提供控
制或其它功能性。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件部件，或这些部件的组合。在此类示例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或片上系统(soc)的示例，以及其它示例。在一些示例中，外部存储器控制器120可以由处理器125实施或者是处理器的一部分。
28.bios部件130可以是包含充当固件的bios的软件部件，所述软件部件可以初始化并运行系统100或主机装置105的各种硬件部件。bios部件130还可以管理处理器125与系统100或主机装置105的各个部件之间的数据流。bios部件130可以包含存储在只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
29.存储器装置110可以包含装置存储器控制器155和一或多个存储器管芯160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每个存储器管芯160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个块、一或多个部分)，其中每个存储器单元可操作以存储至少一位数据。包含两个或更多个存储器管芯的存储器装置110可以被称为多管芯存储器或多管芯封装或多芯片存储器或多芯片封装。
30.在一些情况下，存储器管芯160的存储器阵列170可以被细分为多个存储器块。每个存储器块可以含有存储器阵列170中含有的存储器单元的不同子集。一些存储器块可以是测试存储器块，其可以是经历测试器的测试以确定存储器管芯160的质量的存储器块。在一些情况下，测试存储器块可以沿着存储器块的一或多个边缘定位。
31.每个测试存储器块可以含有与该存储器块内的至少一些存储器单元耦合的存取线(例如，字线或位线)。在一些情况下，存储器块的第一子集可以具有大约等于测试器未使用进行测试的其它存储器块的存取线长度的存取线长度，并且存储器块的第二子集可以具有更短的存取线长度。测试器可以通过测试存储器块的第一子集和存储器块的第二子集来确定存取线之间的泄漏源。
32.存储器管芯160可以是存储器单元的二维(2d)阵列的示例，或者可以是存储器单元的三维(3d)阵列的示例。2d存储器管芯160可以包含单个存储器阵列170。3d存储器管芯160可以包含两个或更多个存储器阵列170，其可以彼此上下堆叠或彼此相邻定位(例如，相对于衬底)。在一些示例中，3d存储器管芯160中的存储器阵列170可以被称为层板、层级、层或管芯。3d存储器管芯160可以包含任何数量的堆叠存储器阵列170(例如，两个高电平，三个高电平，四个高电平，五个高电平，六个高电平，七个高电平，八个高电平)。在一些3d存储器管芯160中，不同的层板可以共享至少一条公共存取线，使得一些层板可以共享字线、数字线、或板线中的一或多者。
33.装置存储器控制器155可以包含可操作以控制存储器装置110的操作的电路、逻辑或部件。装置存储器控制器155可以包含使得存储器装置110能够执行各种操作的硬件、固件或指令，并且可以可操作以接收、传输或执行与存储器装置110的部件有关的命令、数据或控制信息。装置存储器控制器155可以可操作以与外部存储器控制器120、一或多个存储器管芯160或处理器125中的一或多者进行通信。在一些示例中，装置存储器控制器155可以
结合存储器管芯160的本地存储器控制器165控制本文描述的存储器装置110的操作。
34.本地存储器控制器165(例如，在存储器管芯160的本地)可以可操作以控制存储器管芯160的操作。在一些示例中，本地存储器控制器165可以可操作以与装置存储器控制器155进行通信(例如，接收或传输数据或命令或两者)。在一些示例中，存储器装置110可以不包含装置存储器控制器155，并且本地存储器控制器165或外部存储器控制器120可以执行本文描述的各种功能。因而，本地存储器控制器165可以可操作以与装置存储器控制器155、与其它本地存储器控制器165或者直接与外部存储器控制器120或处理器125或它们的组合进行通信。可以包含在装置存储器控制器155或本地存储器控制器165或两者中的部件的示例可以包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于对接收到的信号进行解码或解调的解码器、用于对待传输信号进行编码或调制的编码器，或可操作以支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
35.外部存储器控制器120可以可操作以使得能够在系统100或主机装置105的部件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可以转换或转译在主机装置105的部件与存储器装置110之间交换的通信。在一些示例中，外部存储器控制器120或系统100或主机装置105的其它部件或本文描述的其功能可以由处理器125实施。例如，外部存储器控制器120可以是由处理器125或系统100或主机装置105的其它部件实施的硬件、固件或软件或它们的某种组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但是在一些示例中，外部存储器控制器120或本文描述的其功能可以由存储器装置110的一或多个部件(例如，装置存储器装置155、本地存储器控制器165)来实施，反之亦然。
36.主机装置105的部件可以使用一或多个通道115与存储器装置110交换信息。通道115可以可操作以支持外部存储器控制器120与存储器装置110之间的通信。每个通道115可以是在主机装置105与存储器装置之间载送信息的传输介质的示例。每个通道115可以包含与系统100的部件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。信号路径可以是可操作以载送信号的导电路径的示例。例如，通道115可以包含第一端子，所述第一端子包含在主机装置105处的一或多个引脚或焊盘以及在存储器装置110处的一或多个引脚或焊盘。引脚可以是系统100的装置的导电输入或输出点的示例，并且引脚可以可操作以充当通道的一部分。
37.通道115(以及相关联的信号路径和端子)可以专用于传送一或多种类型的信息。例如，通道115可以包含一或多个命令和地址(ca)通道186、一或多个时钟信号(ck)通道188、一或多个数据(dq)通道190、一或多个其它通道192或它们的组合。在一些示例中，可以使用单数据速率(sdr)信令或双数据速率(ddr)信令在通道115上传送信息。在sdr信令中，可以为每个时钟周期(例如，在时钟信号的上升沿或下降沿上)记录信号的一个调制符号(例如，信号电平)。在ddr信令中，可以为每个时钟周期(例如，在时钟信号的上升沿和下降沿两者上)记录信号的两个调制符号(例如，信号电平)。
38.图2示出了根据如本文公开的示例的支持泄漏源检测的测试装置200的示例。测试设置200可以涉及与测试器210耦合的存储器管芯205。存储器管芯205可以是如参考图1描述的存储器管芯160的示例。在一些情况下，如果存储器管芯是其中互连件被重新布线的自
动预充电存储器管芯，则可以执行如本文所述的方法。另外或替代地，如果节距(例如，存取线之间的间隔)低于阈值量，则可以执行如本文所述的方法。在一些示例中，可以在不脱离本公开的范围的情况下，用更通用的逻辑电路代替存储器管芯205。
39.存储器管芯205可以包含一或多个存储器阵列，其可以被细分为包含测试存储器块215和220的存储器块。每个存储器块可以含有一或多个存储器阵列中含有的存储器单元的不同子集。另外，每个存储器块可以包含一或多条存取线(例如，字线或位线)，其中每条存取线与相应子集的存储器单元中的至少一个耦合。另外，存储器块的每条存取线可以与对应通孔耦合。
40.测试存储器块215和220可以是测试器210用来对存储器管芯205执行测试的存储器块，而非测试存储器块可以是测试器210未用来对存储器管芯205执行测试的存储器块。与存储器阵列中的非测试存储器块相比，测试存储器块215可以具有相同的长度(即，全长)，并且与存储器阵列的非测试存储器块相比，测试存储器块220可以具有缩短的长度(即，缩短的长度)。可以参考图5描述关于如何制造测试存储器块215和220的细节。
41.在一些情况下，与存储器块215和220的每条存取线耦合的通孔可以与存储器管芯205搁置在其上的衬底耦合。衬底可以包含被配置为经由通孔激活或停用测试存储器块215和220的存取线的一或多个电路。
42.在一些情况下，泄漏可能发生在存储器块的第一和第二存取线之间，其中泄漏可能涉及在第一存取线中流动的至少一些电流或电荷被转移到第二存取线，反之亦然。存取线之间的泄漏可能是由于第一存取线与第二存取线之间短路(即，线间泄漏)引起的。此类短路可能至少部分地是由于存取线接近其中故障或电气短路将以更高频率发生的尺寸(例如，临界尺寸)、存取线具有粗糙空间或它们的组合引起的。另外或替代地，存取线之间的泄漏可能是由于第一存取线与第二存取线的通孔短路(即，线-通孔泄漏)引起的，这可能是由于对准问题、通孔接近其中故障或电气短路将以更高频率发生的尺寸的问题或它们的组合引起的。存取线之间发生的泄漏可以被认为是错误，而线间泄漏和线-通孔泄漏可以被认为是错误类型。在一些情况下，如果存取线之间发生短路，则这些存取线无法用于存储数据。
43.在线或探针检测方法可以量化两个或更多个部件之间的泄漏，但是可能无法区分泄漏是由于存取线之间短路还是由于存取线与通孔之间短路引起的。通过使用物理故障分析和掩模版阴影，可以区分泄漏。然而，此类方法可能不是定量的，或者可能没有足够的准确性以被依赖。
44.测试器210可以被配置为对存储器管芯205的性能进行测试和分类。例如，测试器210可以包含电子束发射器，所述电子束发射器被配置为将电子束发射到测试存储器块215和220上。测试器210可以使用电子束来区分由于存取线之间短路引起的泄漏和由于存取线与通孔之间短路引起的泄漏。基于由于存取线之间短路而发生多少泄漏以及由于存取线与通孔之间短路而发生多少泄漏，测试器210可以对存储器管芯205的性能进行分类。可以参考图4描述关于测试器210如何执行测试过程的更多细节。
45.图3a和3b示出了根据如本文公开的示例的支持泄漏源检测的存取线配置300-a和300-b的示例。尽管参考存储器块220描述了本示例，但是本文描述的配置或方法可以应用于其中使用线和触点(例如，通孔)的各种类型的半导体技术(例如，逻辑电路)，并且不限于存储器装置。
46.存取线配置300-a可以表示如参考图2所述的全长存储器块215的存取线。存取线配置300-a可以包含存取线305，其中每条存取线与相应通孔310-a耦合。每条存取线305可以具有彼此大致均匀的长度l，其可以由切割存取线305的边缘的处理步骤而启用。通孔可以是触点的示例，并且本文描述的方法还可以应用于任何类型的电触点，包含但不限于通孔。
47.同时，存取线配置300-b可以表示如参考图2所述的缩短存储器块220的存取线。存取线配置300-b可以包含存取线部分315-a、315-b和315-c。存取线部分315-a、315-b和315-b可以表示经历切割存取线305的边缘的处理步骤的修改形式的存取线305。处理步骤的修改形式可以仍然涉及切割存取线305的边缘，而且还可以涉及在存取线内的两个点处切割以形成存取线部分315-a、315-b和315-c。在一些情况下，可以将切割存取线305的边缘并在两个点处切割存取线作为同一处理步骤的一部分来完成。例如，处理步骤可以包含附加参数，所述附加参数使得能够作为同一处理步骤的一部分而在边缘和两个点处切割。在一个示例中，可以通过切割掩模版同时完成切割存取线305的边缘和在两个点处切割存取线305。在另一个示例中，可以在切割存取线305的边缘之前或之后，但是在存取线经历不同的处理步骤(例如，沉积步骤)之前，在两个点处完成切割存取线305。每个存取线部分315-b可以与相应通孔310-b耦合，并且与存取线305相比具有缩短的长度l。
48.测试器(例如，如图2中描述的测试器210)可以执行可以被称为电压对比的技术。例如，测试器可以将电子束发射到具有存取线配置300-a的存储器块和具有存取线配置300-b的存储器块上。为了能够测试前一存储器块中的短路，可以操作含有存储器块的存储器管芯，使得第一组存取线305的通孔310-a与接地隔离，而第二组存取线305的通孔310-a耦合到接地。类似地，为了能够测试后一存储器块中的短路，可以操作含有存储器块的存储器管芯，使得第一组存取线部分315-b的通孔310-b与接地隔离，而第二组存取线部分315-b的通孔310-b耦合到接地。第一组和第二组存取线305或第一组和第二组存取线部分315-b可以交替模式配置。例如，第一存取线305的通孔310-a或第一存取线部分315-b的通孔310-b可以与接地隔离，第二存取线305的通孔310-a或与第一存取线部分相邻的存取线部分315-b的通孔310-b可以耦合到接地，第三存取线305的通孔310-a或与第二存取线部分相邻的存取线部分315-b的通孔310-b可以与接地隔离，依此类推。
49.通常，在施加电子束时，与其通孔与接地隔离的存取线305和存取线部分315-b相比，其通孔耦合到接地的存取线305和存取线部分315-b可以将更多电子反射回测试装置的检测器。如果第二组中的存取线305或存取线部分315-b具有高于阈值量(所述阈值量与增加的反射电子数量相对应)的亮度，则测试器可以确定存取线305或存取线部分315-b泄漏到相邻存取线305或存取线部分315-b中的至少一者上。如参考图4更详细地描述的，测试器可以使用第二组中的具有高于阈值量的亮度的存取线部分305的数量和第二组中的具有高于阈值量的亮度的存取线部分315-b的数量来区分线间泄漏和线-通孔泄漏，这也可以被称为执行根本原因检测。
50.图4示出了根据如本文公开的示例的支持泄漏源检测的测试流程400的示例。测试流程400可以表示由测试器210实施的方法，如参考图2所述，以测试存储器块215和220。应注意，如本文所述的测试可以另外或替代地应用于互连层和/或节距倍增层。另外或替代地，测试器可以使用本文描述的方法来更一般地区分线之间的泄漏和线与触点之间的泄
漏。
51.在405处，测试器可以用电子束扫描全长存储器块(例如，测试存储器块215)和缩短的存储器块(例如，测试存储器块220)。如图3所示，全长存储器块的存取线和缩短的存储器块的存取线部分(其通孔与接地隔离)在它们分别泄漏到相邻存取线或存取线部分上时可能会错误地亮起。其通孔与接地隔离的存取线可以被称为隔离存取线，而错误亮起的隔离存取线可以被称为泄漏存取线。类似地，其通孔与接地隔离的存取线部分可以被称为隔离存取线部分，而错误亮起的隔离存取线部分可以被称为泄漏存取线部分。
52.在410处，测试器可以确定全长存储器块的第一误码率(ber)ber
全长_块
和缩短的存储器块的第二误码率ber
短_块
。ber
全长_块
可以被确定为全长存储器块的泄漏存取线的数量与全长存储器块的隔离存取线部分的总数量的比率。类似地，ber
短_块
可以被确定为泄漏的存取线部分的数量与缩短的存储器块的隔离存取线部分的总数量的比率。
53.在415处，测试器可以确定附加的ber ber
线间
，其表示由于线间泄漏而泄漏的全长存储器块的存取线的数量与全长存储器块的隔离存取线的总数量的比率。另外或替代地，测试器可以确定另一个ber ber
线-通孔
，其表示由于线-通孔泄漏而泄漏的全长存储器块的存取线的数量与全长存储器块的隔离存取线的总数量的比率。ber
全长_块
可以大约等于ber
线间
ber
线-通孔
并且ber
短_块
可以大约等于ber
线间
/x) ber
线-通孔
，其中x可以等于比率l/l。测试器可以识别x或者可以识别l和l，并且因此确定x。重新布置以上关系，ber
线间
可以由公式1示出。
[0054][0055]
ber
线-通孔
可以由公式2示出。
[0056][0057]
由于l可能比l短，因此存取线部分与另一存取线部分之间短路的概率可能小于存取线与另一存取线之间短路的概率。因而，与ber
全长_块
相比，ber
线间
的贡献对于ber
短_块
而言可能较小，这可以用(ber
线间
/x)进行建模。然而，由于全长存储器块的每条存取线的通孔的数量可以与缩短的存储器块的每个存取线部分的通孔的数量相同，因此与ber
全长_块
相比，ber
线-通孔
对ber
短_块
的贡献可以大致相同。
[0058]
在420处，测试器可以基于ber
线间
和/或ber
线-通孔
将存储器管芯的性能分类为一组类别中的一个。例如，如果ber
线间
、ber
线-通孔
或两者都超过相应的阈值，则可以将存储器管芯分类为性能较差的类别，而如果ber
线间
、ber
线-通孔
或两者都低于相应的阈值，则可以将存储器管芯分类为性能较好的类别。在一些情况下，测试器可以输出对ber
线间
、ber
线-通孔
、存储器管芯的性能(例如，存储器管芯所属的类别)或它们的组合的指示。
[0059]
与其它方法相比，执行如参考图4所述的方法可以使得测试器能够以更高的准确度来量化泄漏源及其对存储器管芯的影响。量化泄漏源及其影响可以使得存储器管芯能够基于其泄漏源进行分类，并且可以使得能够对制造存储器管芯的制造工艺进行更精确的调整。例如，如果测试器确定存储器管芯具有高于阈值的ber
线间
，则制造系统可以第一方式调整制造步骤，而如果测试器确定存储器管芯具有高于阈值的ber
线-通孔
，则制造系统可以第二方式调整制造步骤。可以调整制造步骤的第一方式可以与可以调整制造步骤的第二方式不同。
[0060]
图5示出了根据如本文公开的示例的支持泄漏源检测的制造流程500的示例。制造流程500可以表示由制造系统实施的方法，所述制造系统形成如参考图2所述的测试存储器块215和220。
[0061]
在505处，制造系统可以使用例如切割掩模版将存储器管芯的第一组测试存储器块(例如，测试存储器块215)的存取线蚀刻到全长。
[0062]
在510处，制造系统可以使用例如切割掩模版将第二组测试存储器块(例如，测试存储器块220)的存取线蚀刻到全长。制造系统可以另外将第二组测试存储器块的存取线蚀刻到缩短的长度。当存取线处于全长时，制造系统可以通过沿着第二组测试存储器块的存取线中的每个在第一和第二点处切割来这样做。因而，蚀刻可以将存取线的第一部分(例如，从第一点的外边缘处开始的一部分)和存取线的第二部分(例如，从第二点的外边缘处开始的一部分)与通孔隔离。其余部分(例如，第一点与第二点之间的一部分)可以与通孔耦合并且可以具有缩短的长度。
[0063]
在一些情况下，将第二组测试存储器块蚀刻到缩短的长度可能发生在与将整组存储器块中的每个蚀刻到包含用于执行附加切割的附加参数的全长相同的处理步骤的至少一部分期间。在一个示例中，可以通过切割掩模版完成同时地将第二组测试存储器块蚀刻到缩短的长度并且将整组存储器块中的每个蚀刻到全长。在另一个示例中，可以在将整组存储器块中的每个蚀刻到全长之前或之后，但是在存储器块经历不同的处理步骤(例如，沉积步骤)之前，将第二组测试存储器块的蚀刻到缩短的长度。
[0064]
在515处，制造系统可以用电子束扫描第一组和第二组存储器块，诸如参考图3和4所述。例如，制造系统可以包含如参考图2所述的测试器210，所述测试器与制造系统集成在一起。在520处，制造系统可以确定存储器管芯的性能，诸如参考图4所述。在一些情况下，在存储器管芯的制造工艺期间可能会发生515和/或520。
[0065]
如本文所述来制造存储器管芯可以产生若干优点。例如，假设在制造工艺期间发生测试并且识别错误原因(例如，泄漏源)，则制造系统可以执行步骤以纠正错误。另外或替代地，与其它测试过程相比，本文描述的方法可以使得测试能够在制造工艺中更早地完成。例如，可以在生产线上完成如本文所述的电子束测试。因而，本文描述的方法可以使得能够调整制造参数以减少具有泄漏并且在测试过程完成之后制造的存储器装置的数量。例如，制造系统可以调整与形成存取线或通孔相关联的参数(例如，用于形成存取线或通孔的化学品、应用化学品的持续时间、存取线或通孔的间隔)。
[0066]
图6示出了示出根据如本文公开的示例的支持泄漏源检测的一或多种方法600的流程图。方法600的操作可以由如本文所述的测试器或其部件来实施。例如，方法600的操作可以由如参考图2所述的测试器210来执行。在一些示例中，测试器可以执行一组指令以控制测试器的功能元件以执行所描述的功能。另外或替代地，测试器可以使用专用硬件来执行所描述的功能的各方面。
[0067]
在605处，测试器可以用电子束扫描存储器管芯的具有第一长度的第一组存取线和存储器管芯的具有与第一长度不同的第二长度的第二组存取线。可以根据本文描述的方法来执行605的操作。
[0068]
在610处，测试器可以基于扫描第一组存取线来确定与第一组存取线相关联的第一错误率。可以根据本文描述的方法来执行610的操作。
[0069]
在615处，测试器可以基于扫描第二组存取线来确定与第二组存取线相关联的第二错误率。可以根据本文描述的方法来执行615的操作。
[0070]
在620处，测试器可以基于与第一组存取线相关联的第一错误率和与第二组存取线相关联的第二错误率来对存储器管芯的性能进行分类。可以根据本文描述的方法来执行620的操作。
[0071]
在一些示例中，如本文所述的设备可以执行一或多种方法，诸如方法600。所述设备可以包含用于进行以下步骤的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：用电子束扫描存储器管芯的具有第一长度的第一组存取线和存储器管芯的具有与第一长度不同的第二长度的第二组存取线；基于扫描第一组存取线来确定与第一组存取线相关联的第一错误率；基于扫描第二组存取线来确定与第二组存取线相关联的第二错误率；以及基于与第一组存取线相关联的第一错误率和与第二组存取线相关联的第二错误率来对存储器管芯的性能进行分类。
[0072]
本文描述的方法600和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：基于第一组存取线的第一错误率和第二组存取线的第二错误率来确定与第一类型的错误相关联的第三错误率；以及基于第一组存取线的第一错误率和第二组存取线的第二错误率来确定与与第一类型的错误不同的第二类型的错误相关联的第四错误率，其中对性能进行分类可以基于确定第三错误率和第四错误率。在本文描述的方法600和设备的一些示例中，第一类型的错误包含由于存储器管芯的存取线之间短路而发生的一或多个错误，并且第二类型的错误包含由于存取线与存储器管芯的通孔之间短路而发生的一或多个附加错误。
[0073]
在本文描述的方法600和设备的一些示例中，确定第三错误率或确定第四错误率可以包含用于进行以下步骤的操作、特征、装置或指令：确定第一错误率与第二错误率之间的差值。本文描述的方法600和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：识别第一组存取线的第一长度与第二组存取线的第二长度的比率，其中确定第三错误率或确定第四错误率可以基于第一长度与第二长度的比率。
[0074]
本文描述的方法600和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：确定第三错误率或第四错误率是否满足阈值，其中对存储器管芯的性能进行分类可以基于确定第三错误率或第四错误率是否满足阈值。本文描述的方法600和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：输出对第三错误率、第四错误率、存储器管芯的性能或它们的组合的指示。
[0075]
在本文描述的方法600和设备的一些示例中，扫描第一组存取线可以包含用于进行以下步骤的操作、特征、装置或指令：将第一组中的第一存取线子集与衬底耦合；将第一组中的第二存取线子集与衬底隔离，第二子集与第一子集不同；以及基于将第一子集与衬底耦合并且将第二子集与衬底隔离，将电子束施加到第一组存取线。本文描述的方法600和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：基于施加电子束来识别存取线的第一数量，其中确定第一错误率可以基于识别存取线的第一数量。
[0076]
在本文描述的方法600和设备的一些示例中，存储器管芯的第一存储器块包含第一组存取线，并且存储器管芯的与第一存储器块不同的第二存储器块包含第二组存取线。在本文描述的方法600和设备的一些示例中，存储器管芯的错误类型包含存取线间短路、存
取线-通孔短路或它们的组合。
[0077]
图7示出了示出根据如本文公开的示例的支持泄漏源检测的一或多种方法700的流程图。方法700的操作可以由如本文所述的测试器或其部件来实施。例如，方法700的操作可以由如参考图2所述的测试器210来执行。在一些示例中，测试器可以执行一组指令以控制测试器的功能元件以执行所描述的功能。另外或替代地，测试器可以使用专用硬件来执行所描述的功能的各方面。
[0078]
在705处，测试器可以用电子束扫描存储器管芯的具有第一长度的第一组存取线和存储器管芯的具有与第一长度不同的第二长度的第二组存取线。可以根据本文描述的方法来执行705的操作。
[0079]
在710处，测试器可以基于扫描第一组存取线来确定与第一组存取线相关联的第一错误率。可以根据本文描述的方法来执行710的操作。
[0080]
在715处，测试器可以基于扫描第二组存取线来确定与第二组存取线相关联的第二错误率。可以根据本文描述的方法来执行715的操作。
[0081]
在720处，测试器可以基于第一组存取线的第一错误率和第二组存取线的第二错误率来确定与第一类型的错误相关联的第三错误率。可以根据本文描述的方法来执行720的操作。
[0082]
在725处，测试器可以基于第一组存取线的第一错误率和第二组存取线的第二错误率来确定与与第一类型的错误不同的第二类型的错误相关联的第四错误率。可以根据本文描述的方法来执行725的操作。
[0083]
在730处，测试器可以基于与第一组存取线相关联的第一错误率、与第二组存取线相关联的第二错误率来对存储器管芯的性能进行分类，并且确定第三错误率和第四错误率。可以根据本文描述的方法来执行730的操作。
[0084]
图8示出了示出根据如本文公开的示例的支持泄漏源检测的一或多种方法800的流程图。方法800的操作可以由制造系统或与制造系统相关联的一或多个控制器来实施。在一些示例中，一或多个控制器可以执行一组指令以控制制造系统的一或多个功能元件以执行所描述的功能。另外或替代地，一或多个控制器可以使用专用硬件来执行所描述的功能的各方面。
[0085]
在805处，方法800可以包含将存储器管芯的一组存储器块的存取线蚀刻到第一长度，所述一组存储器块包含第一存储器块。可以根据本文描述的方法来执行805的操作。
[0086]
在810处，方法800可以包含将第二存储器块的存取线蚀刻到比第一长度短的第二长度。可以根据本文描述的方法来执行810的操作。
[0087]
在815处，方法800可以包含用电子束扫描第一存储器块的具有第一长度的存取线和第二存储器块的具有第二长度的存取线。可以根据本文描述的方法来执行815的操作。
[0088]
在820处，方法800可以包含基于扫描第一存储器块和第二存储器块来确定存储器管芯的性能。可以根据本文描述的方法来执行820的操作。
[0089]
在一些示例中，如本文所述的设备可以执行一或多种方法，诸如方法800。所述设备可以包含用于进行以下步骤的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：将存储器管芯的一组存储器块的存取线蚀刻到第一长度，所述一组存储器块包含第一存储器块；将第二存储器块的存取线蚀刻到比第一长度短的第二长
度；用电子束扫描第一存储器块的具有第一长度的存取线和第二存储器块的具有第二长度的存取线；以及基于扫描第一存储器块和第二存储器块来确定存储器管芯的性能。
[0090]
在本文描述的方法800和设备的一些示例中，蚀刻第二存储器块的存取线可以包含用于进行以下步骤的操作、特征、装置或指令：将存取线中的每个的一或多个部分与第二存储器块的通孔隔离，其中具有第二长度的存取线的其余部分可以与通孔耦合。本文描述的方法800和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：识别存取线的第二长度，其中蚀刻第二存储器块可以基于识别第二长度。在本文描述的方法800和设备的一些示例中，所述一组存储器块的存取线和第二存储器块的存取线包含字线。
[0091]
本文描述的方法800和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：在与将所述一组存储器块的存取线蚀刻到第一长度相同的处理步骤的至少一部分期间发生将第二存储器块的存取线蚀刻到第二长度。本文描述的方法800和设备的一些示例可以进一步包含用于进行以下步骤的操作、特征、装置或指令：在存储器管芯的制造工艺期间，发生扫描第一存储器块的存取线和第二存储器块的存取线。
[0092]
图9示出了示出根据如本文公开的示例的支持泄漏源检测的一或多种方法900的流程图。方法900的操作可以由制造系统或与制造系统相关联的一或多个控制器来实施。在一些示例中，一或多个控制器可以执行一组指令以控制制造系统的一或多个功能元件以执行所描述的功能。另外或替代地，一或多个控制器可以使用专用硬件来执行所描述的功能的各方面。
[0093]
在905处，方法900可以包含将存储器管芯的一组存储器块的存取线蚀刻到第一长度，所述一组存储器块包含第一存储器块。可以根据本文描述的方法来执行905的操作。
[0094]
在910处，方法900可以包含将第二存储器块的存取线蚀刻到比第一长度短的第二长度。可以根据本文描述的方法来执行910的操作。
[0095]
在915处，方法900可以包含将存取线中的每个的一或多个部分与第二存储器块的通孔隔离，其中具有第二长度的存取线的其余部分与通孔耦合。可以根据本文描述的方法来执行915的操作。
[0096]
在920处，方法900可以包含用电子束扫描第一存储器块的具有第一长度的存取线和第二存储器块的具有第二长度的存取线。可以根据本文描述的方法来执行920的操作。
[0097]
在925处，方法900可以包含基于扫描第一存储器块和第二存储器块来确定存储器管芯的性能。可以根据本文描述的方法来执行925的操作。
[0098]
应注意，上文描述的方法描述了可能的实施方式，并且操作和步骤可以被重新布置或以其它方式修改，并且其它实施方式是可能的。进一步，可以组合来自方法中的两种或更多种的各部分。
[0099]
描述了一种设备。所述设备可以包含：存储器管芯的第一部分，所述第一部分包含具有第一长度的第一组存取线；以及存储器管芯的第二部分，所述第二部分包含具有与第一长度不同的第二长度的第二组存取线，其中存储器管芯的第二部分可操作以确定与第一类型的错误相关联的第一错误率和与与第一类型的错误不同的第二类型的错误相关联的第二错误率。
[0100]
在一些示例中，第二长度可以比第一长度短。在一些示例中，第一组存取线和第二
组存取线可以使用一或多个通孔选择性地与衬底耦合。在一些示例中，第一组存取线和第二组存取线可以是字线、位线或金属互连件。在一些示例中，第一类型的错误包含由于存储器管芯的相邻存取线之间短路而发生的一或多个错误，并且第二类型的错误包含由于存取线与存储器管芯的相邻通孔之间短路而发生的一或多个附加错误。
[0101]
本文描述的信息和信号可以使用多种不同科技和技术中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示可能在整个上述描述中提及的数据、指令、命令、信息、信号、位、符号和芯片。一些附图可以将信号示出为单个信号；然而，本领域普通技术人员将理解，信号可以表示信号总线，其中总线可以具有多种位宽度。
[0102]
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指代部件之间的关系，所述关系支持部件之间的信号流。如果在部件之间存在可以在任何时间支持部件之间的信号流的任何导电路径，则部件被认为彼此进行电子通信(或彼此导电接触或连接或耦合)。在任何给定时间，基于包含所连接部件的装置的操作，彼此进行电子通信(或彼此导电接触或连接或耦合)的部件之间的导电路径可以是开路或闭路。所连接部件之间的导电路径可以是部件之间的直接导电路径，或者所连接部件之间的导电路径可以是间接导电路径，所述间接导电路径可以包含中间部件，诸如开关、晶体管或其它部件。在一些示例中，所连接部件之间的信号流可以例如使用诸如开关或晶体管之类的一或多个中间部件被中断一段时间。
[0103]
术语“耦合”是指从部件之间的开路关系移动到部件之间的闭路关系的条件，在所述开路关系中，当前不能通过导电路径在部件之间传送信号，在所述闭路关系中，能够通过导电路径在部件之间传送信号。当诸如控制器之类的部件将其它部件耦合在一起时，所述部件发起允许信号通过先前不允许信号流动的导电路径在其它部件之间流动的改变。
[0104]
术语“隔离”是指部件之间的其中信号当前不能在部件之间流动的关系。如果在部件之间存在开路，则它们彼此隔离。例如，当定位在部件之间的开关断开时，由所述开关分开的两个部件彼此隔离。当控制器将两个部件隔离时，控制器影响阻止信号使用先前允许信号流动的导电路径来在部件之间流动的改变。
[0105]
本文使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层或片。每个层或层级可以具有三个尺寸(例如，高度、宽度和深度)，并且可以覆盖表面的至少一部分。例如，层或层级可以是三维结构，其中两个尺寸大于第三尺寸，例如薄膜。层或层级可以包含不同的元件、部件和/或材料。在一些示例中，一个层或层级可以由两个或更多个子层或子层级构成。
[0106]
本文讨论的包含存储器阵列的装置可以形成在诸如硅、锗、硅锗合金、砷化镓、氮化镓等之类的半导体衬底上。在一些示例中，衬底是半导体晶片。在其它示例中，衬底可以是绝缘体上硅(soi)衬底(诸如玻璃上硅(sog)或蓝宝石上硅(sop))，或另一种衬底上的半导体材料的外延层。可以通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的电导率。可以在衬底的初始形成或生长期间通过离子注入或通过任何其它掺杂方式来执行掺杂。
[0107]
本文讨论的开关部件或晶体管可以表示场效应晶体管(fet)，并且包括三端装置，所述三端装置包含源极、漏极和栅极。端子可以通过导电材料(例如，金属)连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的(例如，劣化的)半导体区域。源极
和漏极可以被轻掺杂的半导体区域或通道分开。如果通道是n型(即，多数载流子是信号)，则fet可以被称为n型fet。如果通道是p型(即，多数载流子是空穴)，则fet可以被称为p型fet。通道可以被绝缘栅氧化物覆盖。可以通过向栅极施加电压来控制通道电导率。例如，分别向n型fet或p型fet施加正电压或负电压可能会导致通道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“导通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“断开”或“停用”。
[0108]
在本文中结合附图阐述的描述描述了示例配置，并且不表示可以实施的或者在权利要求的范围内的所有示例。本文使用的术语“示例性”是指“用作示例、实例或说明”，而不是“优选的”或“优于其它示例”。详细描述包含特定细节以提供对所描述的技术的理解。然而，可以在没有这些具体细节的情况下实践这些技术。在一些实例中，以框图形式示出了公知的结构和装置以避免使所描述的示例的概念模糊。
[0109]
在附图中，类似部件或特征可以具有相同的参考标签。进一步，可以通过在参考标签之后加上破折号和区分类似部件的第二标签来区分相同类型的各种部件。如果在说明书中仅使用第一数字参考标签，则描述适用于具有相同的第一参考标签的类似部件中的任何一个，而与第二参考标签无关。
[0110]
本文描述的信息和信号可以使用多种不同科技和技术中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示可能在整个上述描述中提及的数据、指令、命令、信息、信号、位、符号和芯片。
[0111]
与本文的公开内容结合描述的各种说明性框和模块可以用以下各项来实施或执行：通用处理器、dsp、asic、fpga、或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件部件或被设计为执行本文描述的功能的它们的任何组合。通用处理器可以是微处理器，但是替代地，处理器可以是任何处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合(例如，dsp和微处理器的组合、多个微处理器、与dsp核结合的一或多个微处理器，或任何其它此类配置)。
[0112]
本文描述的功能可以在硬件、由处理器执行的软件、固件或它们的任何组合中实施。如果以由处理器执行的软件实施，则功能可以作为一或多个指令或代码存储在计算机可读介质上或通过所述计算机可读介质传输。其它示例和实施方式在本公开和所附权利要求的范围内。例如，由于软件的本质，可以使用由处理器执行的软件、硬件、固件、硬接线或这些的任何组合来实施上述功能。实施功能的特征还可以物理地定位在各种位置，包含被分布使得功能的各部分在不同的物理位置处实施。而且，如本文(包含在权利要求中)所使用的，如在项目列表(例如，以诸如
“……
中的至少一者”或
“……
中的一或多者”之类的短语为开头的项目列表)中使用的“或”指示包含性列表，使得例如a、b或c中的至少一者是指a或b或c或ab或ac或bc或abc(即，a和b以及c)。而且，如本文所使用的，短语“基于”不应解释为对闭合条件集合的引用。例如，在不脱离本公开的范围的情况下，被描述为“基于条件a”的示例性步骤可以基于条件a和条件b两者。换句话说，如本文所使用的，短语“基于”应当以与短语“至少部分地基于”相同的方式来解释。
[0113]
提供本文的描述以使得本领域技术人员能够制作或使用本公开。对于本领域技术人员来说，对本公开的各种修改将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文定义的一般原理应用于其它变型。因此，本公开不限于本文描述的示例和设计，而
是应被赋予与本文公开的原理和新颖特征一致的最广泛范围。