测试装置和芯片模组的制作方法

技术特征：
1.一种测试装置，其特征在于，包括：第一采集器，用于采集待测模组接口的片选信号；信号处理器，连接所述第一采集器，用于对所述片选信号进行展宽处理，生成展宽片选信号；第二采集器，用于采集所述待测模组接口的地址控制信号；时序检测器，分别连接所述第一采集器、所述信号处理器和所述第二采集器，用于检测所述片选信号、所述地址控制信号以及所述展宽片选信号的时序信息；状态机，连接所述时序检测器，用于验证所述时序信息是否满足预设时序规则。2.根据权利要求1所述的装置，其特征在于，所述信号处理器包括：第一延迟器，连接所述第一采集器，用于将所述片选信号延迟后，生成片选延迟信号；逻辑与门，分别连接所述第一采集器和所述第一延迟器，用于将所述片选信号和所述片选延迟信号做逻辑与运算，生成所述展宽片选信号。3.根据权利要求2所述的装置，其特征在于，所述时序检测器包括：高电平时间检测电路，连接所述第一延迟器，用于检测得到所述片选延迟信号维持高电平的时间。4.根据权利要求3所述的装置，其特征在于，所述时序检测器包括：模式检测电路，连接所述第一延迟器，用于检测得到所述片选延迟信号当前的信号变化模式。5.根据权利要求4所述的装置，其特征在于，所述时序检测器包括：低电平时间检测电路，连接所述逻辑与门，用于检测所述展宽片选信号的低电平持续时间是否在预设时长内，并在所述展宽片选信号的低电平持续时间不在所述预设时长内时，发出提示信息。6.根据权利要求5所述的装置，其特征在于，所述时序检测器包括：持续高检测电路，连接所述第二采集器，用于检测所述地址控制信号是否符合预设高电平，并在所述地址控制信号不符合所述预设高电平时，发出提示信息。7.根据权利要求6所述的装置，其特征在于，所述状态机，分别连接所述高电平时间检测电路、所述模式检测电路、所述低电平时间检测电路和所述持续高检测电路，用于根据所述高电平时间检测电路、所述模式检测电路、所述低电平时间检测电路以及所述持续高检测电路上报的所述时序信息，验证所述时序信息是否符合预设时序规则。8.根据权利要求1所述的装置，其特征在于，还包括：译码器，输入端分别连接所述第一采集器和所述第二采集器，输出端连接所述信号处理器，用于对所述片选信号和所述地址控制信号进行译码，生成译码信号。9.根据权利要求8所述的装置，其特征在于，所述信号处理器包括：第二延迟器，连接所述译码器，用于将所述译码信号延迟后，生成译码延迟信号；逻辑或门，分别连接所述译码器和所述第二延迟器，用于将所述译码信号和所述译码延迟信号做逻辑或运算，生成展宽译码信号。10.根据权利要求9所述的装置，其特征在于，所述时序检测器还包括：第一计数器，分别连接所述译码器和所述逻辑或门，用于对所述译码信号中的撤销选定命令为高电平进行计数，得到第一计数信息，所述时序信息包括所述第一计数信息。
11.根据权利要求10所述的装置，其特征在于，所述时序检测器还包括：第二计数器，连接所述译码器，用于对所述译码信号中的空操作命令为高电平进行计数，得到第二计数信息，所述时序信息包括所述第二计数信息。12.根据权利要求11所述的装置，其特征在于，所述状态机，分别连接所述第一计数器和所述第二计数器，用于根据所述第一计数信息和所述第二计数信息，验证所述时序信息是否符合预设时序规则，并控制所述第一计数器和所述第二计数器的使能状态。13.根据权利要求1所述的装置，其特征在于，还包括：状态寄存器，连接所述时序检测器，用于在所述待测模组处于自刷新状态时，触发所述时序检测器启动检测。14.根据权利要求1所述的装置，其特征在于，还包括：模组类型寄存器，连接所述状态机，用于发送所述待测模组的模组类型信息至所述状态机。15.根据权利要求1所述的装置，其特征在于，所述第一采集器包括：片选信号接口，连接所述待测模组接口的片选信号引脚，接入初始片选信号；第一采样寄存器，连接所述片选信号接口，用于对所述初始片选信号进行采样，得到所述片选信号。16.根据权利要求1所述的装置，其特征在于，所述第二采集器包括：地址控制线接口，连接所述待测模组接口的地址命令线引脚，接入初始地址命令信号；第二采样寄存器，连接所述地址控制线接口，用于对所述初始地址命令信号进行采样，得到所述地址控制信号。17.根据权利要求1所述的装置，其特征在于，还包括：空操作命令检测电路，分别连接所述信号处理器和所述状态机，用于检测是否接收到空操作命令。18.根据权利要求1所述的装置，其特征在于，还包括：时钟检测电路，分别连接所述待测模组接口和所述状态机，用于检测所述待测模组接口的时钟信号的关停状态。19.一种芯片模组，其特征在于，包括：如权利要求1至18中任一项所述的测试装置；待测模组，连接所述测试装置，所述测试装置用于对所述待测模组接口进行信号时序测试。