一种存储设备及其控制方法和控制装置与流程

本发明实施例涉及存储技术，尤其涉及一种存储设备及其控制方法和控制装置。

背景技术：

emmc(embeddedmultimediacard，嵌入式多媒体)芯片是主要针对手机或平板电脑等产品的内嵌式存储器。emmc芯片中集成了一个控制器，该控制器可提供标准接口并管理闪存，如此可使得使用emmc芯片的手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。

emmc芯片主要由控制器和闪存颗粒组成，通过写操作将数据保存在闪存颗粒中，通过读操作从闪存颗粒中读取数据。目前市场主流的闪存为nandflash，具有尺寸小，容量较大，改写速度快等优点，适用于大量数据的存储，在业界也得到了越来越广泛的应用。

现有emmc芯片中主要采用多片叠封技术封装，可以实现同时对多个闪存颗粒进行编程操作。在多个闪存颗粒同时编程时，emmc芯片在充电开始阶段产生的峰值电流是多个闪存颗粒在充电开始阶段所产生的峰值电流之和，导致emmc芯片的峰值电流过大。

技术实现要素：

本发明实施例提供一种存储设备及其控制方法和控制装置，以降低emmc芯片的峰值电流。

本发明实施例提供了一种存储设备的控制方法，所述存储设备包括多个存储芯片，所述控制方法包括：

如果接收到至少两个第一操作指令，确定与所述至少两个第一操作指令对应的至少两个待操作存储芯片；

控制所述至少两个待操作存储芯片分时执行对应的所述第一操作指令。

进一步地，所述两个第一操作指令同为擦除操作指令或者编程操作指令。

进一步地，所述两个第一操作指令一为擦除操作指令，另一为编程操作指令。

进一步地，确定与所述至少两个第一操作指令对应的至少两个待操作存储芯片之前，还包括：控制切换为降低峰值电流模式。

进一步地，控制所述至少两个待操作存储芯片分时执行对应的所述第一操作指令包括：

按照设定规则产生并输出重启指令，触发所述待操作存储芯片执行对应的所述第一操作指令的第i次操作，i＝1,2,3,…。

进一步地，所述设定规则包括：至少两个所述待操作存储芯片的至少一次操作起始时间不同。

进一步地，控制所述至少两个待操作存储芯片分时执行对应的所述第一操作指令包括：

控制所述至少两个待操作存储芯片分时执行对应的所述第一操作指令的第1次操作。

基于同一发明构思，本发明实施例还提供了一种存储设备的控制装置，所述存储设备包括多个存储芯片，所述控制装置包括：

芯片确定模块，用于如果接收到至少两个第一操作指令，确定与所述至少两个第一操作指令对应的至少两个待操作存储芯片；

操作控制模块，用于控制所述至少两个待操作存储芯片分时执行对应的所述第一操作指令。

进一步地，所述两个第一操作指令同为擦除操作指令或者编程操作指令。

进一步地，所述两个第一操作指令一为擦除操作指令，另一为编程操作指令。

进一步地，所述芯片确定模块包括：模式切换单元，用于确定与所述至少两个第一操作指令对应的至少两个待操作存储芯片之前，控制切换为降低峰值电流模式。

进一步地，所述操作控制模块包括：

重启触发单元，用于按照设定规则产生并输出重启指令，触发所述待操作存储芯片执行对应的所述第一操作指令的第i次操作，i＝1,2,3,…。

进一步地，所述设定规则包括：至少两个所述待操作存储芯片的至少一次操作起始时间不同。

进一步地，所述操作控制模块包括：

第一操作单元，用于控制所述至少两个待操作存储芯片分时执行对应的所述第一操作指令的第1次操作。

基于同一发明构思，本发明实施例还提供了一种存储设备，包括：

一个或多个处理器；

存储模块，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上所述的存储设备的控制方法。

本发明实施例中，如果接收到至少两个第一操作指令，确定与至少两个第一操作指令对应的至少两个待操作存储芯片，控制至少两个待操作存储芯片分时执行对应的第一操作指令。本发明实施例中，分时执行第一操作指令，不同存储芯片的出现峰值电流的时段被平移，则不会出现多个存储芯片同时操作导致的峰值电流叠加的问题，有效降低了存储设备的峰值电流。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种存储设备的示意图；

图2是本发明实施例提供的一种存储设备的控制方法的流程图；

图3是本发明实施例提供的一种存储设备的控制方法的示意图；

图4是本发明实施例提供的一种存储设备的控制装置的示意图；

图5为现有技术提供的编程方法的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1所示，为本发明实施例提供的一种存储设备的示意图，参考图2所示，为本发明实施例提供的一种存储设备的控制方法的流程图。本实施例提供的存储设备可选为集成有多个存储芯片的存储设备，如集成有多个nandflash的emmc芯片。本实施例提供的存储设备包括多个存储芯片1，存储芯片1包括多个物理块。存储设备中控制装置2根据用户输入的操作指令对至少一个存储芯片1执行操作，控制装置2可采用软件和/或硬件实现，控制装置2用于执行该存储设备的控制方法。

本实施例提供的存储设备的控制方法，具体包括如下步骤：

s1、如果接收到至少两个第一操作指令，确定与至少两个第一操作指令对应的至少两个待操作存储芯片。

本实施例中，可选存储设备中的存储芯片采用多片叠封技术封装，此时用户可以同时输入多个操作指令，该多个操作指令中携带的存储芯片地址不同，控制装置可以实现对多个存储芯片执行操作。第一操作指令中包括存储芯片地址和操作数据，该存储芯片地址为待操作的存储芯片的地址，操作数据为待操作的数据，控制装置根据第一操作指令可以寻址到对应的待操作存储芯片并执行相应操作。本实施例中，控制装置接收的至少两个第一操作指令的存储芯片地址不同以及操作数据可能不同，例如接收到3个第一操作指令，一个第一操作指令的内容是将数据data1写入芯片m中，再一个第一操作指令的内容是将数据data8写入芯片b中，最后一个第一操作指令的内容是将数据data5写入芯片e中。

s2、控制至少两个待操作存储芯片分时执行对应的第一操作指令。

本实施例中，控制装置根据接收到的至少两个第一操作指令，可以寻址到与至少两个第一操作指令对应的至少两个待操作存储芯片，然后，控制装置会分时执行每个第一操作指令。

如图3所示，控制装置同时接收到4个第一操作指令，第一个第一操作指令为cmd:80h chip1addr1 data1 cmd:10h，第二个第一操作指令为cmd:80h chip2addr2 data2 cmd:10h，第三个第一操作指令为cmd:80h chip3addr3 data3 cmd:10h，第四个第一操作指令为cmd:80h chip4addr4 data4 cmd:10h。其中，cmd:80h … cmd:10h表征为编程指令，chipaddr表征为存储芯片地址，data表征为待编程数据。显然，控制装置分时执行该4个第一操作指令。

已知每个存储芯片在编程时，编程充电开始阶段存储设备会产生较大的峰值电流，而多个存储芯片同时编程时，存储设备的峰值电流的大小是多个存储芯片所产生的峰值电流之和。如图5所示为现有技术提供的一种编程示意图，每个programloop阶段，存储设备控制chip1～4同时执行相应的编程操作，则存储设备在programloop0阶段的峰值电流为icc1 icc2 icc3 icc4，其中，icc1是chip1在programloop0阶段的峰值电流，icc2是chip2在programloop0阶段的峰值电流，icc3是chip3在programloop0阶段的峰值电流，icc4是chip4在programloop0阶段的峰值电流。同理可得存储设备在programloop1阶段的峰值电流，存储设备在programloop2阶段的峰值电流。

本实施例中，如图3所示控制装置在接收到4个第一操作指令时，分时执行该4个第一操作指令，则4存储芯片的充电开始阶段不交叠。例如，chip1先进入编程充电开始阶段，此时存储设备的峰值电流等于chip1的峰值电流；chip2再进入编程充电开始阶段，此时chip1的充电开始阶段已经结束，则存储设备的峰值电流等于chip2的峰值电流；chip3再进入编程充电开始阶段，此时chip1和2的充电开始阶段均结束，则存储设备的峰值电流等于chip3的峰值电流；chip4最后进入编程充电开始阶段，此时chip1～3的充电开始阶段均结束，则存储设备的峰值电流等于chip4的峰值电流。显然，分时执行第一操作指令，可以使得存储设备的峰值电流显著降低。

本实施例提供的存储设备的控制方法，如果接收到至少两个第一操作指令，确定与至少两个第一操作指令对应的至少两个待操作存储芯片，控制至少两个待操作存储芯片分时执行对应的第一操作指令。本实施例中，分时执行第一操作指令，不同存储芯片的出现峰值电流的时段被平移，则不会出现多个存储芯片同时操作导致的峰值电流叠加的问题，有效降低了存储设备的峰值电流。

示例性的，在上述技术方案的基础上，可选两个第一操作指令同为擦除操作指令或者编程操作指令。可选两个第一操作指令一为擦除操作指令，另一为编程操作指令。需要说明的是，控制装置同时接收的多个第一操作指令可选均为擦除操作指令，或者均为编程操作指令，或者其中一个为擦出操作指令，另一个可以为编程操作指令。

可选的，确定与至少两个第一操作指令对应的至少两个待操作存储芯片之前，还包括：控制切换为降低峰值电流模式。本实施例中，引入了一个命令cmd1，用于控制是否将当前存储设备的模式设置为降低峰值电流模式(reducepeakcurrent，rpc)。每个存储设备中设置有rpc模式，且每个存储设备的rpc模式在初始状态下处于无效模式。当存储设备是多片叠封的情况时，存储设备可以同时对多个存储芯片进行操作，则为了降低峰值电流，存储设备的控制装置会产生一个命令cmd1，使得rpc模式转换为有效模式，即存储设备切换为降低峰值电流模式，后续流程中分时控制执行多个第一操作指令。

可选的，控制至少两个待操作存储芯片分时执行对应的第一操作指令包括：按照设定规则产生并输出重启指令，触发待操作存储芯片执行对应的第一操作指令的第i次操作，i＝1,2,3,…。可选设定规则包括：至少两个待操作存储芯片的至少一次操作起始时间不同。本实施例中，还引入了一个重启指令cmd2，cmd2用来控制启动下一次操作循环。例如，一个编程指令下发时，可能需要执行多个编程循环才能使得数据全部写入存储芯片中，在此一个编程循环为一个programloop。

现有多片叠封的存储芯片，如图5所示，接收到4个编程指令时，相应的chip1～chip4会同时启动编程循环，并顺序无间隙的执行多个编程循环，依次标记为loop0，loop1，loop2，直至编程完成，显然，每个编程循环中多个存储芯片的峰值电流叠加造成峰值电流过高。

本实施例中，一次操作即为一个操作循环，第i次操作即为第i个操作循环。一个操作循环包括启动操作循环阶段和稳定操作循环阶段，以编程操作为例，存储芯片的启动编程操作循环阶段是指存储芯片的编程充电上升沿阶段，存储芯片的稳定编程操作循环阶段是指存储芯片的编程充电上升沿阶段结束并进入充电稳定的阶段。当存储芯片的一个操作循环执行完成后，并不会立即执行下一个操作循环，而是控制装置先检测当前是否有存储芯片处于启动操作循环阶段，若是，则控制装置不产生重启指令，相应的存储芯片处于等待阶段wait，避免了该存储芯片与其他存储芯片同时处于启动操作循环阶段，相应避免了存储芯片峰值电流叠加现象；直至没有存储芯片处于启动操作循环阶段，此时控制装置产生重启指令并输出以触发相应的存储芯片结束等待并进入下一个操作循环。

显然，如图3所示，本实施例提供的多片叠封的存储设备，多个待操作存储芯片的操作起始时间处于不同时间点，使得同时处于启动操作循环阶段的存储芯片数量大大降低，避免了多个存储芯片的峰值电流叠加造成峰值电流过大而影响周遭电路，造成电路短路的问题。需要说明的是，为了提高编程效率，本实施例中也可选两个待操作存储芯片的操作起始时间相同，但该存储芯片数量应少于存储设备接收的第一操作指令的数量。同时，也可选两个待操作存储芯片的每次操作起始时间均不同，也可选两个待操作存储芯片的至少一次操作起始时间不同。该方案不仅适用于两个待操作存储芯片，还适用于超过两个的待操作存储芯片的情形。

可选的，控制至少两个待操作存储芯片分时执行对应的第一操作指令包括：控制至少两个待操作存储芯片分时执行对应的第一操作指令的第1次操作。本实施例中，可选执行第1个操作循环时，控制装置直接分时控制多个存储芯片执行第1个操作循环，无需采用重启执行触发第1个操作循环。

基于同一发明构思，本发明实施例还提供了一种存储设备的控制装置，该控制装置集成在存储设备中，用于执行上述任意实施例所述的控制方法，存储设备包括多个存储芯片。如图4所示，本实施例提供的控制装置包括：芯片确定模块10，用于如果接收到至少两个第一操作指令，确定与至少两个第一操作指令对应的至少两个待操作存储芯片；操作控制模块20，用于控制至少两个待操作存储芯片分时执行对应的第一操作指令。

可选的，两个第一操作指令同为擦除操作指令或者编程操作指令。可选的，两个第一操作指令一为擦除操作指令，另一为编程操作指令。可选的，芯片确定模块10包括：模式切换单元，用于确定与至少两个第一操作指令对应的至少两个待操作存储芯片之前，控制切换为降低峰值电流模式。可选的，操作控制模块20包括：重启触发单元，用于按照设定规则产生并输出重启指令，触发待操作存储芯片执行对应的第一操作指令的第i次操作，i＝1,2,3,…。可选的，设定规则包括：至少两个待操作存储芯片的至少一次操作起始时间不同。可选的，操作控制模块20包括：第一操作单元，用于控制至少两个待操作存储芯片分时执行对应的第一操作指令的第1次操作。

本实施例中，引入了两个命令，一个命令cmd1控制是否将当前模式设置为rpc模式，另一个命令cmd2用来控制启动下一次programloop。具体操作如下，在多片叠封的情况下，控制装置先产生并发送命令cmd1，使得rpc模式设置为有效，即切换至降低峰值电流模式；然后向待编程的存储芯片发送编程指令，对选中待编程的存储芯片进行编程操作；存储芯片内部每完成一次programloop就会自动停下来，等待用户输入重启指令，重启指令中还携带有待编程存储芯片chip地址；当重启指令输入进来后，控制装置根据输入进来的chip地址，对当前选中的chip再进行下一次programloop；然后再等待，如此反复，直至编程操作完成。

与现有方案相比，本实施例中，每次进行下一次programloop之前都需要由重启指令来控制，使得不同chip的峰值电流peakcurrent被平移，这样可以避免同一时刻peakcurrent过大的问题。

基于同一发明构思，本发明实施例还提供了一种存储设备，包括：一个或多个处理器；存储模块，用于存储一个或多个程序；当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上任意实施例所述的存储设备的控制方法。可选该存储设备为emmc芯片。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。