本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、驱动方法、驱动电路和显示装置。
背景技术：
在相关技术中，在显示面板显示时，时钟信号端会在某些时间段提供无效电压信号，而不提供预定的时钟信号，在目前的驱动电路的架构中，第一节点在所述时间段会处于浮空状态，无法有效的保持所述第一节点的电位为有效电压，从而在所述时钟信号端再次输出时钟信号时，会导致所述驱动电路中的移位寄存器单元不能正确输出驱动信号，会导致显示不良。
技术实现要素：
本发明的主要目的在于提供一种移位寄存器单元、驱动方法、驱动电路和显示装置，解决现有技术中无法在显示时，当时钟信号端提供的信号的电位需在一段时间内保持为无效电压时，无法保持第一节点的电位为有效电压，从而会导致显示不良的问题。
为了达到上述目的，本发明提供了一种移位寄存器单元，包括第一节点控制电路和电压保护电路；
所述第一节点控制电路分别与第一节点、输入端、复位端、第一电压端和第二电压端电连接，用于在所述输入端提供的输入信号的控制下，控制所述第一节点与所述第一电压端之间连通，在所述复位端提供的复位信号的控制下，控制所述第一节点与所述第二电压端之间连通；
所述电压保护电路分别与所述第一电压端、所述第一节点、保持控制节点、时钟信号端和第三电压端电连接，用于在所述第一电压端提供的第一电压信号的控制下，控制保持控制节点与所述第一电压端之间连通，在所述第一节点的电位和所述保持控制节点的电位的控制下，控制保持控制节点与所述第一节点之间连通，在所述时钟信号端提供的信号的控制下，控制所述保持控制节点与所述第三电压端之间连通。
可选的，所述移位寄存器单元包括两个所述电压保护电路；
所述第一节点控制电路包括第一晶体管和第二晶体管；
所述第一晶体管的控制极与相邻上一级移位寄存器单元的输出端电连接，所述第一晶体管的第一极与第一扫描电压端电连接，所述第一晶体管的第二极与所述第一节点电连接；
所述第二晶体管的控制极与相邻下一级移位寄存器单元的输出端电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与第二扫描电压端电连接；
当所述移位寄存器单元包含于的驱动电路在正向扫描状态下时，所述输入端为所述相邻上一级移位寄存器单元的输出端，所述复位端为相邻下一级移位寄存器单元的输出端，所述第一扫描电压端为第一电压端，所述第二扫描电压端为第二电压端；
当所述移位寄存器单元包含于的驱动电路在反向扫描状态下时，所述输入端为所述相邻下一级移位寄存器单元的输出端，所述复位端为相邻上一级移位寄存器单元的输出端，所述第一扫描电压端为第二电压端，所述第二扫描电压端为第一电压端；
第一个所述电压保护电路分别与所述第一扫描电压端、所述第一节点、第一个保持控制节点、时钟信号端和第三电压端电连接，用于在所述第一扫描电压端提供的第一扫描电压信号的控制下，控制第一个保持控制节点与所述第一扫描电压端之间连通，在所述第一节点的电位和所述第一个保持控制节点的电位的控制下，控制第一个保持控制节点与所述第一节点之间连通，在所述时钟信号端提供的信号的控制下，控制所述第一个保持控制节点与所述第三电压端之间连通；
第二个所述电压保护电路分别与所述第二扫描电压端、所述第一节点、第二个保持控制节点、时钟信号端和第三电压端电连接，用于在所述第二扫描电压端提供的第二扫描电压信号的控制下，控制第二个保持控制节点与所述第二扫描电压端之间连通，在所述第一节点的电位和所述第二个保持控制节点的电位的控制下，控制第二个保持控制节点与所述第一节点之间连通，在所述时钟信号端提供的信号的控制下，控制所述第二个保持控制节点与所述第三电压端之间连通。
可选的，第一个所述电压保护电路包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；
所述第三晶体管的控制极与所述第三晶体管的第一极都与所述第一扫描电压端电连接，所述第三晶体管的第二极与所述第一个保持控制节点电连接；
所述第四晶体管的控制极和所述第四晶体管的第一极与所述第一个保持控制节点电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接；
所述第五晶体管的控制极与所述第一节点电连接，所述第五晶体管的第二极与所述第一节点电连接；
所述第六晶体管的控制极与所述时钟信号端电连接，所述第六晶体管的第一极与所述第三电压端电连接，所述第六晶体管的第二极与所述第一个保持控制节点电连接。
可选的，第二个所述电压保护电路包括第七晶体管、第八晶体管、第九晶体管和第十晶体管；
所述第七晶体管的控制极与所述第二扫描电压端电连接，所述第七晶体管的第一极与所述第二个保持控制节点电连接，所述第七晶体管的第二极与所述第二扫描电压端电连接；
所述第八晶体管的控制极与所述第二个保持控制节点电连接，所述第八晶体管的第一极与所述第九晶体管的第二极电连接，所述第八晶体管的第二极与所述第二个保持控制节点电连接；
所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第一节点电连接；
所述第十晶体管的控制极与所述时钟信号端电连接，所述第十晶体管的第一极与所述第二个保持控制节点电连接，所述第十晶体管的第二极与所述第三电压端电连接。
可选的，本发明至少一实施例所述的移位寄存器单元还包括输出端、第一节点复位电路、第二节点控制电路、储能电路和输出电路；
所述第一节点复位电路分别与第一节点、帧复位端、第二节点和第三电压端电连接，用于在所述帧复位端提供的帧复位信号的控制下，控制所述第一节点与所述第三电压端之间连通，在所述第二节点的电位的控制下，控制所述第一节点与所述第三电压端之间连通；
所述第二节点控制电路分别与第三电压端、第四电压端、第一节点和第二节点电连接，用于在所述第一节点的电位的控制下，控制所述第二节点的电位；
所述储能电路的第一端与所述第一节点电连接，所述储能电路的第二端与所述输出端电连接；
所述输出电路分别与输出端、第一节点、第二节点、所述时钟信号端、第三电压端和控制电压端电连接，用于在所述第一节点的电位的控制下，控制所述输出端与所述时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述输出端与所述第三电压端之间连通，并在所述控制电压端提供的控制电压信号的控制下，控制所述输出端与所述第三电压端之间连通。
可选的，所述第一节点复位电路包括第十一晶体管和第十二晶体管，其中，
所述第十一晶体管的控制极与所述帧复位端电连接，所述第十一晶体管的第一极与所述第一节点电连接，所述第十一晶体管的第二极与所述第三电压端电连接；
所述第十二晶体管的控制极与所述第二节点电连接，所述第十二晶体管的第一极与所述第一节点电连接，所述第十二晶体管的第二极与所述第三电压端电连接；
所述第二节点控制电路包括第十三晶体管、第十四晶体管、第十五晶体管和第十六晶体管；
所述第十三晶体管的控制极与所述第十三晶体管的第一极都与所述第四电压端电连接；
所述第十四晶体管的控制极与所述第十三晶体管的第二极电连接，所述第十四晶体管的第一极与所述第四电压端电连接；
所述第十五晶体管的控制极与所述第一节点电连接，所述第十五晶体管的第一极与所述第十四晶体管的第二极电连接，所述第十五晶体管的第二极与所述第三电压端电连接；
所述第十六晶体管的控制极与所述第一节点电连接，所述第十六晶体管的第一极与所述第十三晶体管的第二极电连接，所述第十六晶体管的第二极与所述第三电压端电连接。
可选的，所述储能电路包括存储电容，所述输出电路包括第十七晶体管、第十八晶体管和第十九晶体管；
所述存储电容的第一端与所述第一节点电连接，所述存储电容的第二端与所述输出端电连接；
所述第十七晶体管的控制极与所述第一节点电连接，所述第十七晶体管的第一极与所述时钟信号端电连接，所述第十七晶体管的第二极与所述输出端电连接；
所述第十八晶体管的控制极与所述第二节点电连接，所述第十八晶体管的第一极与所述输出端电连接，所述第十八晶体管的第二极与所述第三电压端电连接；
所述第十九晶体管的控制极与所述控制电压端电连接，所述第十九晶体管的第一极与所述输出端电连接，所述第十九晶体管的第二极与所述第三电压端电连接。
本发明还提供了一种驱动方法，用于驱动上述的移位寄存器单元，所述驱动方法包括：
第一节点控制电路在输入信号的控制下，控制第一节点与第一电压端之间连通，所述第一节点控制电路在复位信号的控制下，控制所述第一节点与第二电压端之间连通；
电压保护电路在第一电压信号的控制下，控制保持控制节点与第一电压端之间连通，电压保护电路在第一节点的电位和保持控制节点的电位的控制下，控制保持控制节点与第一节点之间连通，电压保护电路在时钟信号端提供的信号的控制下，控制所述保持控制节点与第三电压端之间连通。
本发明还提供了一种驱动电路，包括多级上述的移位寄存器单元。
本发明还提供了一种显示装置，包括上述的驱动电路。
本发明实施例所述的移位寄存器单元、驱动方法、驱动电路和显示装置通过采用电压保护电路，能够在时钟信号端提供的信号的电位为无效电压，并所述第一节点的电位为有效电压时，保持所述第一节点的电位为有效电压，避免所述第一节点处于浮空状态而使得第一节点的电位不能有效的保持为有效电压，提高第一节点电压保持能力，降低不良风险。
附图说明
图1是本发明至少一实施例所述的移位寄存器单元的结构图；
图2是本发明至少一实施例所述的移位寄存器单元的结构图；
图3是本发明至少一实施例所述的移位寄存器单元的结构图；
图4是本发明至少一实施例所述的移位寄存器单元的电路图；
图5是本发明如图4所示的移位寄存器单元的至少一实施例的电路图；
图6a是本发明如图4所示的移位寄存器单元的至少一实施例在第一节点充电阶段s1的工作状态示意图；
图6b是本发明如图4所示的移位寄存器单元的至少一实施例在电压保持阶段s2的工作状态示意图；
图6c是本发明如图4所示的移位寄存器单元的至少一实施例在输出阶段s3的工作状态示意图；
图6d是本发明如图4所示的移位寄存器单元的至少一实施例在第一节点复位阶段s4的工作状态示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本发明实施例所述的移位寄存器单元包括第一节点控制电路11和电压保护电路12；
所述第一节点控制电路11分别与第一节点p1、输入端input、复位端reset、第一电压端v1和第二电压端v2电连接，用于在所述输入端input提供的输入信号的控制下，控制所述第一节点p1与所述第一电压端v1之间连通，在所述复位端reset提供的复位信号的控制下，控制所述第一节点p1与所述第二电压端v2之间连通；
所述电压保护电路12分别与所述第一电压端v1、所述第一节点p1、保持控制节点p0、时钟信号端clk和第三电压端v3电连接，用于在所述第一电压端v1提供的第一电压信号的控制下，控制所述保持控制节点p0与所述第一电压端v1之间连通，在所述第一节点p1的电位和所述保持控制节点p0的电位的控制下，控制保持控制节点p0与所述第一节点p1之间连通，在所述时钟信号端提供的信号的控制下，控制所述保持控制节点与所述第三电压端之间连通。
本发明实施例所述的移位寄存器单元通过采用电压保护电路12，能够在时钟信号端提供的信号的电位为无效电压，并所述第一节点的电位为有效电压时，保持所述第一节点的电位为有效电压，避免所述第一节点处于浮空状态而使得第一节点的电位不能有效的保持为有效电压，提高第一节点电压保持能力，降低不良风险。
在本发明至少一实施例中，当所述移位寄存器单元包括的输出电路的晶体管为n型晶体管时，所述有效电压可以为高电压；当所述移位寄存器单元包括的输出电路的晶体管为n型晶体管时，所述有效电压可以为低电压；
当像素电路包括的开关晶体管为n型晶体管时，所述无效电压可以为低电压；当像素电路包括的开关晶体管为p型晶体管时，所述无效电压可以高低电压。
在本发明至少一实施例中，以所述有效电压为高电压，所述无效电压为低电压为例说明。
在本发明至少一实施例中，所述第一电压端可以为高电压端，所述第二电压端和所述第三电压端可以为低电压端，但不以此为限。
其中，所述开关晶体管的栅极与所述移位寄存器单元的输出端电连接，所述开关晶体管的第一极可以与数据线电连接，所述开关晶体管的第二极可以与所述像素电路包括的驱动晶体管电连接，所述输出端可以为栅极驱动信号输出端，所述输出端输出的信号为栅极驱动信号，但不以此为限。
在实际操作时，在显示面板显示时，时钟信号端会在某些时间段提供低电压信号，而不提供预定的时钟信号，本发明实施例通过采用电压保护电路12，能够在时钟信号端提供低电压信号，并第一节点的电位为高电压时，能够通过控制所述第一节点与第一电压端电连接，以使得所述第一节点的电位保持为高电压。
在相关技术中，主动笔逐渐成为一种潮流，由于主动笔信号的引入，导致时钟信号端提供的时钟信号会在显示区存在一定空白(也即，在显示时，时钟信号端会在一段时间内持续输出无效电压信号)，本发明实施例能够使得在该段时间内，第一节点的电位维持为有效电压。
本发明如图1所示的移位寄存器单元的实施例在工作时，驱动周期可以包括依次设置的第一节点充电阶段、电压保持阶段、输出阶段和第一节点复位阶段；在所述电压保持阶段，所述时钟信号端提供低电压信号，在所述驱动周期包括的除了所述电压保持阶段之外的时间段，所述时钟信号端可以提供时钟信号；下面以第一电压端v1为高电压端，第二电压端v2和第三电压端v3为低电压端为例说明图1所示的移位寄存器单元的实施例的工作过程：
在第一节点充电阶段，所述时钟信号端提供低电压信号，第一节点控制电路11在所述输入端input提供的输入信号的控制下，控制所述第一节点p1与所述第一电压端v1之间连通，以使得所述第一节点p1的电位为高电压；电压保护电路12在第一电压信号的控制下，控制保持控制节点p0与所述第一电压端v1之间连通，电压保护电路12在所述第一节点p1的电位和所述保持控制节点p0的电位的控制下，控制保持控制节点p0与所述第一节点p1之间连通，进而使得所述第一节点p1与所述第一电压端v1之间连通；电压保护电路12在所述时钟信号端提供的信号的控制下，控制所述保持控制节点与所述第三电压端之间断开；
在电压保持阶段，所述时钟信号端clk提供低电压信号，电压保护电路12在所述时钟信号端提供的信号的控制下，控制所述保持控制节点与所述第三电压端之间断开；电压保护电路12在第一电压信号的控制下，控制保持控制节点p0与所述第一电压端v1之间连通，电压保护电路12在所述第一节点p1的电位和所述保持控制节点p0的电位的控制下，控制保持控制节点p0与所述第一节点p1之间连通，进而使得所述第一节点p1与所述第一电压端v1之间连通，使得p1不处于floating(浮空)状态，能够保证p1的电位为高电压；
在输出阶段，所述时钟信号端clk提供高电压信号，电压保护电路12在所述时钟信号端提供的信号的控制下，控制所述保持控制节点与所述第三电压端之间连通，电压保护电路12在第一电压信号的控制下，控制保持控制节点p0与所述第一电压端v1之间连通，以使得p0的电位为低电压，电压保护电路12在所述第一节点p1的电位的控制下，控制保持控制节点p0与所述第一节点p1之间断开；
在第一节点复位阶段，所述时钟信号端clk提供低电压信号，电压保护电路12在所述时钟信号端提供的信号的控制下，控制所述保持控制节点与所述第三电压端之间断开；所述第一节点控制电路11在所述复位端reset提供的复位信号的控制下，控制所述第一节点p1与所述第二电压端v2之间连通，以使得p1的电位变为低电压，电压保护电路12在所述第一节点p1的电位的控制下，控制保持控制节点p0与所述第一节点p1之间断开。
可选的，所述移位寄存器单元可以包括两个所述电压保护电路；
所述第一节点控制电路包括第一晶体管和第二晶体管；
所述第一晶体管的控制极与相邻上一级移位寄存器单元的输出端电连接，所述第一晶体管的第一极与第一扫描电压端电连接，所述第一晶体管的第二极与所述第一节点电连接；
所述第二晶体管的控制极与相邻下一级移位寄存器单元的输出端电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与第二扫描电压端电连接；
当所述移位寄存器单元包含于的驱动电路在正向扫描状态下时，所述输入端为所述相邻上一级移位寄存器单元的输出端，所述复位端为相邻下一级移位寄存器单元的输出端，所述第一扫描电压端为第一电压端，所述第二扫描电压端为第二电压端；
当所述移位寄存器单元包含于的驱动电路在反向扫描状态下时，所述输入端为所述相邻下一级移位寄存器单元的输出端，所述复位端为相邻上一级移位寄存器单元的输出端，所述第一扫描电压端为第二电压端，所述第二扫描电压端为第一电压端；
第一个所述电压保护电路分别与所述第一扫描电压端、所述第一节点、第一个保持控制节点、时钟信号端和第三电压端电连接，用于在所述第一扫描电压端提供的第一扫描电压信号的控制下，控制第一个保持控制节点与所述第一扫描电压端之间连通，在所述第一节点的电位和所述第一个保持控制节点的电位的控制下，控制第一个保持控制节点与所述第一节点之间连通，在所述时钟信号端提供的信号的控制下，控制所述第一个保持控制节点与所述第三电压端之间连通；
第二个所述电压保护电路分别与所述第二扫描电压端、所述第一节点、第二个保持控制节点、时钟信号端和第三电压端电连接，用于在所述第二扫描电压端提供的第二扫描电压信号的控制下，控制第二个保持控制节点与所述第二扫描电压端之间连通，在所述第一节点的电位和所述第二个保持控制节点的电位的控制下，控制第二个保持控制节点与所述第一节点之间连通，在所述时钟信号端提供的信号的控制下，控制所述第二个保持控制节点与所述第三电压端之间连通。
在本发明至少一实施例中，所述移位寄存器单元包含于的驱动电路可以进行双向扫描，此时由于第一节点控制电路11包括的两个晶体管分别连接的第一扫描电压端、第二扫描电压端提供的电压信号会随着扫描模式的改变而切换，因此所述移位寄存器单元可以包括两个电压保护电路。
在具体实施时，当所述移位寄存器单元包含于的驱动电路可以双向扫描时，所述移位寄存器单元可以包括第一个电压保护电路21和第二个电压保护电路22；
如图2所示，所述第一节点控制电路11可以包括第一晶体管t1和第二晶体管t2；
所述第一晶体管t1的栅极与相邻上一级移位寄存器单元的输出端gout(n-1)电连接，所述第一晶体管t1的漏极与第一扫描电压端vds电连接，所述第一晶体管t1的源极与所述第一节点p1电连接；
所述第二晶体管t2的栅极与相邻下一级移位寄存器单元的输出端gout(n 1)电连接，所述第二晶体管t2的漏极与所述第一节点p1电连接，所述第二晶体管t2的源极与第二扫描电压端vsd电连接；
当所述移位寄存器单元包含于的驱动电路在正向扫描状态下时，所述输入端为所述相邻上一级移位寄存器单元的输出端gout(n-1)，所述复位端为相邻下一级移位寄存器单元的输出端gout(n 1)，所述第一扫描电压端vds为第一电压端，所述第二扫描电压端vsd为第二电压端；
当所述移位寄存器单元包含于的驱动电路在反向扫描状态下时，所述输入端为所述相邻下一级移位寄存器单元的输出端gout(n 1)，所述复位端为相邻上一级移位寄存器单元的输出端gout(n-1)，所述第一扫描电压端vds为第二电压端，所述第二扫描电压端vsd为第一电压端；
第一个电压保护电路21分别与所述第一扫描电压端vds、所述第一节点p1、第一个保持控制节点p01、时钟信号端clk和第三电压端v3电连接，用于在所述第一扫描电压端vds提供的第一扫描电压信号的控制下，控制第一个保持控制节点p01与所述第一扫描电压端vds之间连通，在所述第一节点p1的电位和所述第一个保持控制节点p01的电位的控制下，控制第一个保持控制节点p01与所述第一节点p1之间连通，在所述时钟信号端clk提供的信号的控制下，控制所述第一个保持控制节点p01与所述第三电压端v3之间连通；
第二个电压保护电路22分别与所述第二扫描电压端vsd、所述第一节点p1、第二个保持控制节点p02、时钟信号端clk和第三电压端v3电连接，用于在所述第二扫描电压端vsd提供的第二扫描电压信号的控制下，控制第二个保持控制节点p02与所述第二扫描电压端vsd之间连通，在所述第一节点p1的电位和所述第二个保持控制节点p02的电位的控制下，控制第二个保持控制节点p02与所述第一节点p1之间连通，在所述时钟信号端clk提供的信号的控制下，控制所述第二个保持控制节点p02与所述第三电压端v3之间连通。
可选的，第一个所述电压保护电路包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；
所述第三晶体管的控制极与所述第三晶体管的第一极都与所述第一扫描电压端电连接，所述第三晶体管的第二极与所述第一个保持控制节点电连接；
所述第四晶体管的控制极和所述第四晶体管的第一极与所述第一个保持控制节点电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接；
所述第五晶体管的控制极与所述第一节点电连接，所述第五晶体管的第二极与所述第一节点电连接；
所述第六晶体管的控制极与所述时钟信号端电连接，所述第六晶体管的第一极与所述第三电压端电连接，所述第六晶体管的第二极与所述第一个保持控制节点电连接。
可选的，第二个所述电压保护电路包括第七晶体管、第八晶体管、第九晶体管和第十晶体管；
所述第七晶体管的控制极与所述第二扫描电压端电连接，所述第七晶体管的第一极与所述第二个保持控制节点电连接，所述第七晶体管的第二极与所述第二扫描电压端电连接；
所述第八晶体管的控制极与所述第二个保持控制节点电连接，所述第八晶体管的第一极与所述第九晶体管的第二极电连接，所述第八晶体管的第二极与所述第二个保持控制节点电连接；
所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第一节点电连接；
所述第十晶体管的控制极与所述时钟信号端电连接，所述第十晶体管的第一极与所述第二个保持控制节点电连接，所述第十晶体管的第二极与所述第三电压端电连接。
本发明至少一实施例所述的移位寄存器单元还可以包括输出端、第一节点复位电路、第二节点控制电路、储能电路和输出电路；
所述第一节点复位电路分别与第一节点、帧复位端、第二节点和第三电压端电连接，用于在所述帧复位端提供的帧复位信号的控制下，控制所述第一节点与所述第三电压端之间连通，在所述第二节点的电位的控制下，控制所述第一节点与所述第三电压端之间连通；
所述第二节点控制电路分别与第三电压端、第四电压端、第一节点和第二节点电连接，用于在所述第一节点的电位的控制下，控制所述第二节点的电位；
所述储能电路的第一端与所述第一节点电连接，所述储能电路的第二端与所述输出端电连接；
所述输出电路分别与输出端、第一节点、第二节点、所述时钟信号端、第三电压端和控制电压端电连接，用于在所述第一节点的电位的控制下，控制所述输出端与所述时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述输出端与所述第三电压端之间连通，并在所述控制电压端提供的控制电压信号的控制下，控制所述输出端与所述第三电压端之间连通。
在本发明至少一实施例中，在两帧时间之间的空白时间段，所述第一节点复位电路在帧复位端提供的帧复位信号的控制下，控制所述第一节点与所述第三电压端之间连通，以对所述第一节点的电位进行复位；
在一帧时间内，所述控制电压端提供的电压信号可以为低电压信号，在所述空白时间段，所述控制电压端提供的电压信号可以为高电压信号，所述输出电路能够在所述控制电压端提供的控制电压信号的控制下，控制所述输出端与所述第三电压端之间连通，以对输出端输出的信号进行复位。
在具体实施时，本发明至少一实施例所述的移位寄存器单元还可以包括输出端、第一节点复位电路、第二节点控制电路、储能电路和输出电路，所述第一节点复位电路用于对第一节点的电位进行复位，第二节点控制电路用于控制第二节点的电位，所述输出电路用于在第一节点的电位和第二节点的电位的控制下，控制输出端输出的信号。
如图3所示，在图2所示的移位寄存器单元的至少一实施例的基础上，本发明至少一实施例所述的移位寄存器单元还可以包括输出端gout、第一节点复位电路31、第二节点控制电路32、储能电路33和输出电路34；
所述第一节点复位电路31分别与第一节点p1、帧复位端t-reset、第二节点p2和第三电压端v3电连接，用于在所述帧复位端t-reset提供的帧复位信号的控制下，控制所述第一节点p1与所述第三电压端v3之间连通，在所述第二节点p2的电位的控制下，控制所述第一节点p1与所述第三电压端v3之间连通；
所述第二节点控制电路32分别与第三电压端v3、第四电压端v4、第一节点p1和第二节点p2电连接，用于在所述第一节点p1的电位的控制下，控制所述第二节点p2的电位；
所述储能电路33的第一端与所述第一节点p1电连接，所述储能电路33的第二端与所述输出端gout电连接；
所述输出电路34分别与输出端gout、第一节点p1、第二节点p2、所述时钟信号端clk、第三电压端v3和控制电压端gcl电连接，用于在所述第一节点p1的电位的控制下，控制所述输出端gout与所述时钟信号端clk之间连通，在所述第二节点p2的电位的控制下，控制所述输出端gout与所述第三电压端v3之间连通，并在所述控制电压端gcl提供的控制电压信号的控制下，控制所述输出端gout与所述第三电压端v3之间连通。
本发明如图3所示的移位寄存器单元的至少一实施例在工作时，当所述移位寄存器单元包含于的驱动电路正向扫描时，vds提供高电压信号，vsd提供低电压信号，gout(n-1)为输入端，gout(n 1)为复位端；
在第一节点充电阶段，gout(n-1)提供高电压信号，gout(n-1)提供低电压信号，t1打开，t2关断，以将p1的电位拉高；clk输出低电压信号，所述第二节点控制电路32在所述第一节点p1的电位的控制下，控制所述第二节点p2的电位为低电压；输出电路34在第一节点p1的电位的控制下，控制输出端gout输出低电压信号；
在电压保持阶段，第一个电压保护电路21保持p1的电位为高电压；clk输出低电压信号，输出电路34在第一节点p1的电位的控制下，控制输出端gout输出低电压信号；
在输出阶段，clk输出高电压信号，通过储能电路33自举拉升p1的电位，输出电路34在第一节点p1的电位的控制下，控制输出端gout输出高电压信号；
在第一节点复位阶段，gout(n-1)提供低电压信号，gout(n-1)提供高电压信号，t1关闭，t2打开，以使得p1的电位为低电压，所述第二节点控制电路32在所述第一节点p1的电位的控制下，控制所述第二节点p2的电位为高电压，输出电路34在第二节点p2的电位的控制下，控制输出端gout与所述第三电压端v3之间连通，使得gout输出低电压信号。
在图3所示的移位寄存器单元的至少一实施例中，第四电压端v4可以为高电压端；
在一帧画面显示时间内，控制电压端gcl可以输出低电压信号，在两帧画面显示时间之间的空白时间段，所述控制电压端gcl可以输出高电压信号；
v4提供的高电压信号的电位与v1提供的高电压信号的电位可以不同，或者，v4提供的高电压信号的电位与v1提供的高电压信号的电位可以不相同；
当gcl输出低电压信号时，gcl提供的低电压信号的电位与v3提供的低电压信号的电位可以不同；或者，gcl提供的低电压信号的电位与v3提供的低电压信号的电位可以不相同；
当gcl输出低电压信号时，gcl提供的高电压信号的电位、v4提供的高电压信号的电位与v1提供的高电压信号的电位可以相同；或者，gcl提供的高电压信号的电位、v4提供的高电压信号的电位与v1提供的高电压信号的电位中的至少两个可以互不相同。
可选的，所述第一节点复位电路包括第十一晶体管和第十二晶体管，其中，
所述第十一晶体管的控制极与所述帧复位端电连接，所述第十一晶体管的第一极与所述第一节点电连接，所述第十一晶体管的第二极与所述第三电压端电连接；
所述第十二晶体管的控制极与所述第二节点电连接，所述第十二晶体管的第一极与所述第一节点电连接，所述第十二晶体管的第二极与所述第三电压端电连接；
所述第二节点控制电路包括第十三晶体管、第十四晶体管、第十五晶体管和第十六晶体管；
所述第十三晶体管的控制极与所述第十三晶体管的第一极都与所述第四电压端电连接；
所述第十四晶体管的控制极与所述第十三晶体管的第二极电连接，所述第十四晶体管的第一极与所述第四电压端电连接；
所述第十五晶体管的控制极与所述第一节点电连接，所述第十五晶体管的第一极与所述第十四晶体管的第二极电连接，所述第十五晶体管的第二极与所述第三电压端电连接；
所述第十六晶体管的控制极与所述第一节点电连接，所述第十六晶体管的第一极与所述第十三晶体管的第二极电连接，所述第十六晶体管的第二极与所述第三电压端电连接。
可选的，所述储能电路包括存储电容，所述输出电路包括第十七晶体管、第十八晶体管和第十九晶体管；
所述存储电容的第一端与所述第一节点电连接，所述存储电容的第二端与所述输出端电连接；
所述第十七晶体管的控制极与所述第一节点电连接，所述第十七晶体管的第一极与所述时钟信号端电连接，所述第十七晶体管的第二极与所述输出端电连接；
所述第十八晶体管的控制极与所述第二节点电连接，所述第十八晶体管的第一极与所述输出端电连接，所述第十八晶体管的第二极与所述第三电压端电连接；
所述第十九晶体管的控制极与所述控制电压端电连接，所述第十九晶体管的第一极与所述输出端电连接，所述第十九晶体管的第二极与所述第三电压端电连接。
如图4所示，在图3所示的移位寄存器单元的至少一实施例的基础上，
第一个电压保护电路21包括第三晶体管t3、第四晶体管t4、第五晶体管t5和第六晶体管t6；
所述第三晶体管t3的栅极与所述第三晶体管t3的漏极都与所述第一扫描电压端vds电连接，所述第三晶体管t3的源极与所述第一个保持控制节点p01电连接；
所述第四晶体管t4的栅极和所述第四晶体管t4的漏极与所述第一个保持控制节点p01电连接，所述第四晶体管t4的源极与所述第五晶体管t5的漏极电连接；
所述第五晶体管t5的栅极与所述第一节点p1电连接，所述第五晶体管t5的源极与所述第一节点p1电连接；
所述第六晶体管t6的栅极与所述时钟信号端clk电连接，所述第六晶体管t6的漏极与低电压端vss电连接，所述第六晶体管t6的源极与所述第一个保持控制节点p01电连接；所述低电压端vss用于提供低电压信号；
第二个电压保护电路22包括第七晶体管t7、第八晶体管t8、第九晶体管t9和第十晶体管t10；
所述第七晶体管t7的栅极与所述第二扫描电压端vsd电连接，所述第七晶体管t7的漏极与所述第二个保持控制节点p02电连接，所述第七晶体管t7的源极与所述第二扫描电压端vsd电连接；
所述第八晶体管t8的栅极与所述第二个保持控制节点p02电连接，所述第八晶体管t8的漏极与所述第九晶体管t9的源极电连接，所述第八晶体管t8的源极与所述第二个保持控制节点p02电连接；
所述第九晶体管t9的栅极与所述第一节点p1电连接，所述第九晶体管t9的漏极与所述第一节点p1电连接；
所述第十晶体管t10的栅极与所述时钟信号端clk电连接，所述第十晶体管t10的漏极与所述第二个保持控制节点p02电连接，所述第十晶体管t10的源极与所述低电压端vss电连接；
所述第一节点复位电路31包括第十一晶体管t11和第十二晶体管t12，其中，
所述第十一晶体管t11的栅极与帧复位端t-reset电连接，所述第十一晶体管t11的漏极与所述第一节点p1电连接，所述第十一晶体管t11的源极与所述低电压端vss电连接；
所述第十二晶体管t12的栅极与所述第二节点p2电连接，所述第十二晶体管t12的漏极与所述第一节点p1电连接，所述第十二晶体管t12的源极与所述低电压端vss电连接；
所述第二节点控制电路32包括第十三晶体管t13、第十四晶体管t14、第十五晶体管t15和第十六晶体管t16；
所述第十三晶体管t13的栅极与所述第十三晶体管t13的漏极都与高电压端gch电连接；所述高电压端gch用于提供高电压信号；
所述第十四晶体管t14的栅极与所述第十三晶体管t13的源极电连接，所述第十四晶体管t14的漏极与所述高电压端gch电连接；
所述第十五晶体管t15的栅极与所述第一节点p1电连接，所述第十五晶体管t15的漏极与所述第十四晶体管t14的源极电连接，所述第十五晶体管t15的源极与所述低电压端vss电连接；
所述第十六晶体管t16的栅极与所述第一节点p1电连接，所述第十六晶体管t16的漏极与所述第十三晶体管t13的源极电连接，所述第十六晶体管t16的源极与所述低电压端vss电连接；
所述储能电路33包括存储电容c1，所述输出电路34包括第十七晶体管t17、第十八晶体管t18和第十九晶体管t19；
所述存储电容c1的第一端与所述第一节点p1电连接，所述存储电容c1的第二端与所述输出端gout电连接；
所述第十七晶体管t17的栅极与所述第一节点p1电连接，所述第十七晶体管t17的漏极与所述时钟信号端clk电连接，所述第十七晶体管t17的源极与所述输出端gout电连接；
所述第十八晶体管t18的栅极与所述第二节点p2电连接，所述第十八晶体管t18的漏极与所述输出端gout电连接，所述第十八晶体管t18的源极与所述低电压端vss电连接；
所述第十九晶体管t19的栅极与控制电压端gcl电连接，所述第十九晶体管t19的漏极与所述输出端gout电连接，所述第十九晶体管t19的源极与所述低电压端vss电连接；所述控制电压端gcl用于提供控制电压信号。
在图4所示的移位寄存器单元的至少一实施例中，所有的晶体管都为n型薄膜晶体管；
在所述移位寄存器单元包含于的驱动电路正向扫描时，vds输出高电压信号，vsd输出低电压信号；gout(n-1)为输入端，gout(n 1)为复位端；
在所述移位寄存器单元包含于的驱动电路反向扫描时，vds输出低电压信号，vsd输出高电压信号；gout(n-1)为复位端，gout(n 1)为输入端。
在图4所示的移位寄存器单元的至少一实施例中，在一帧时间内，gcl输出的控制电压信号可以为低电压信号；在两帧时间之间的空白时间段，gcl输出的控制电压信号可以为高电压信号。在图4所示的移位寄存器单元的至少一实施例中，在一帧时间内，t-reset输出的帧复位信号可以为低电压信号；在两帧时间之间的空白时间段，t-reset输出的帧复位信号可以为高电压信号。
在图4所示的移位寄存器单元的至少一实施例中，第三电压端为低电压端vss，第四电压端为高电压端gch。
如图5所示，当所述移位寄存器单元包含于的驱动电路正向扫描时(vds输出高电压信号，vsd输出低电压信号)，本发明如图4所示的移位寄存器单元的至少一实施例在工作时，驱动周期可以包括依次设置的第一节点充电阶段s1、电压保持阶段s2、输出阶段s3和第一节点复位阶段s4；
在第一节点充电阶段s1，clk提供低电压信号，gout(n-1)提供高电压信号，gout(n 1)提供低电压信号，t-reset提供低电压信号，gcl提供低电压信号，如图6a所示，t1打开，p1的电位被vds输出的高电压信号拉高，t6关断，t3、t4和t5都打开，p01的电位为高电压，vds输出的高电压信号通过t3、t4和t5进一步拉高p1的电位，t15和t16打开，将p2的电位拉低，t12关闭，保证p1的电位被顺利拉升；t17打开，gout输出低电压信号；
在第一节点充电阶段s1，如图6a所示，t6关闭，t2关闭，t7、t10、t11、t14、t18和t19关闭；
在电压保持阶段s2，gout(n-1)和gout(n 1)都提供低电压信号，t-reset提供低电压信号，如图6b所示，t6关断，t3、t4和t5都打开，p01的电位为高电压，vds输出的高电压信号通过t3、t4和t5持续拉高p1的电位，使得p1的电位一直保持在高电压，不会掉电；t17打开，gout输出低电压信号；t13打开，t15和t16打开，t14关断，p2的电位为低电压；在电压保持阶段s2，clk输出低电压信号，gcl输出低电压信号，如图6b所示，t6关闭，t1和t2关闭；t7、t10、t11、t12、t18和t19都关断；
在输出阶段s3，clk输出高电压信号，gout(n-1)和gout(n 1)都输出低电压信号，如图6c所示，t1和t2关断，t3打开，t6打开，p01的电位为低电压，t4关闭，p1处于浮空状态，clk输出的高电压信号通过c1拉升p1的电位，t17充分开启，gout输出高电压信号；
在输出阶段s3，如图6c所示，t13、t15和t16都打开，t14关断；
在输出阶段s3，t-reset输出低电压信号，gcl输出低电压信号，如图6c所示，t7关断、t8关闭，t9、t10开启；t11、t12、t18和t19都关断；
在第一节点复位阶段s4，gout(n-1)输出低电压信号，gout(n 1)输出高电压信号，clk输出低电压信号，gcl提供低电压信号，如图6d所示，t1关闭，t2打开，以将p1的电位拉低，t5关闭，t6关闭，vds无法对p1的电位产生影响，p1的电位为低电位，t15和t16关闭，t13和t14打开，以将p2的电位拉高；t12打开，t17关闭，t18打开，t19关闭，gout输出低电压信号；
在第一节点复位阶段s4，t-reset输出低电压信号，如图6d所示，t7和t10关闭；t11关闭。
在图4所示的移位寄存器单元的至少一实施例中，t6的宽长比大于t3的宽长比，以使得当t6和t3都打开时，p01的电位为低电压；
t10的宽长比大于t7的宽长比。
在图4所示的移位寄存器单元的至少一实施例中，在电压保持阶段，保持p1的电位稳定只需要较小的电流即可，因此，t3的宽长比、t4的宽长比、t5的宽长比、t6的宽长比、t7的宽长比、t8的宽长比、t9的宽长比和t10的宽长比设置为较小即可，但不以此为限。
本发明实施例所述的驱动方法，用于驱动上述的移位寄存器单元，所述驱动方法包括：
第一节点控制电路在输入信号的控制下，控制第一节点与第一电压端之间连通，所述第一节点控制电路在复位信号的控制下，控制所述第一节点与第二电压端之间连通；
电压保护电路在第一电压信号的控制下，控制保持控制节点与第一电压端之间连通，电压保护电路在第一节点的电位和保持控制节点的电位的控制下，控制保持控制节点与第一节点之间连通，电压保护电路在时钟信号端提供的信号的控制下，控制所述保持控制节点与第三电压端之间连通。
本发明实施例所述的驱动方法通过采用电压保护电路，能够在时钟信号端提供的信号的电位为无效电压，并所述第一节点的电位为有效电压时，保持所述第一节点的电位为有效电压，避免所述第一节点处于浮空状态而使得第一节点的电位不能有效的保持为有效电压，提高第一节点电压保持能力，降低不良风险。
本发明实施例所述的驱动电路包括多级上述的移位寄存器单元。
本发明实施例所述的显示装置包括上述的驱动电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
