技术特征：
1.一种存储器装置，包括：
存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及
行解码器块，其连接至所述多个存储体，
其中，在第一操作模式下，所述行解码器块被配置为接收第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由所述第一存储体地址选择的存储体的所述多条字线中的由所述第一行地址选择的第一字线，并且
其中，在第二操作模式下，所述行解码器块被配置为接收将第二行地址和第二存储体地址连同所述激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由所述第二行地址选择的第二字线。
2.根据权利要求1所述的存储器装置，还包括：
控制逻辑块，其被配置为：
从外部主机装置接收地址和命令；以及
在接收到所述激活命令之前，响应于所述地址的信号中的至少一个信号而进入所述第二操作模式。
3.根据权利要求2所述的存储器装置，其中，所述至少一个信号包括所述第一行地址和/或所述第二行地址的一部分。
4.根据权利要求2所述的存储器装置，其中，所述控制逻辑块还被配置为：
在接收到所述激活命令之前，响应于将所述至少一个信号与预定值进行比较而进入所述第一操作模式。
5.根据权利要求1所述的存储器装置，还包括：
位线访问块，其被配置为在所述第二操作模式下访问不同的存储体的存储器单元而不需要额外的激活命令。
6.根据权利要求1所述的存储器装置，还包括：
控制逻辑块，其被配置为响应于在所述第二操作模式下在所述激活命令之后接收写命令或者读命令连同相关联的列地址，生成用于访问所选择的第二字线的内部列地址。
7.根据权利要求6所述的存储器装置，其中，所述控制逻辑块还被配置为生成所述内部列地址，而不管所述相关联的列地址。
8.根据权利要求6所述的存储器装置，其中，所述控制逻辑块还被配置为生成所述内部列地址和内部存储体地址，使得顺序地访问所述多个存储体中的一个存储体的存储器单元中的与所选择的第二字线相对应的存储器单元，然后顺序地访问另一存储体的存储器单元中的与所选择的第二字线相对应的存储器单元。
9.根据权利要求6所述的存储器装置，其中，所述控制逻辑块还被配置为生成所述内部列地址和内部存储体地址，使得交替地访问所述多个存储体中的第一存储体的存储器单元中的与所选择的第二字线相对应的第一存储器单元和第二存储体的存储器单元中的与所选择的第二字线相对应的第二存储器单元。
10.根据权利要求9所述的存储器装置，其中，以页为单位交替地访问所述第一存储体的所述第一存储器单元和所述第二存储体的所述第二存储器单元，并且
其中，所述页是外部主机装置的访问单位。
11.根据权利要求9所述的存储器装置，其中，所述第一存储体和所述第二存储体属于不同的存储体组。
12.根据权利要求6所述的存储器装置，其中，响应于接收相同的所述相关联的列地址和相关联的存储体地址连同所述写命令或所述读命令，所述控制逻辑块还被配置为生成所述列地址作为所述内部列地址并且顺序地增加内部存储体地址。
13.根据权利要求1所述的存储器装置，其中，在所述第二操作模式下，禁止访问所述多个存储体中的至少一个存储体的连接至所选择的第二字线的存储器单元的子集。
14.根据权利要求1所述的存储器装置，其中，通过外部主机装置的请求来设置所述至少两个存储体的数量。
15.根据权利要求1所述的存储器装置，还包括：
逻辑块，其被配置为在所述第二操作模式下接收从所述至少两个存储体读取的数据并且对所读取的数据执行计算。
16.根据权利要求15所述的存储器装置，其中，将所述计算的结果写入所述多个存储体中的至少一个存储体，或者将所述计算的结果输出至外部主机装置。
17.一种存储器装置的操作方法，所述存储器装置包括存储器单元阵列，所述存储器单元阵列包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元，所述方法包括：
在第一操作模式下，激活所述多个存储体中的一个存储体，并且访问被激活的所述存储体；以及
在第二操作模式下，激活所述多个存储体中的至少两个存储体作为一个虚拟存储体，并且访问被激活的所述虚拟存储体。
18.根据权利要求17所述的方法，其中，在所述第一操作模式中，将来自所述多个存储体中的所述一个存储体的数据提供至外部主机，
其中，在所述第二操作模式下，将来自所述多个存储体中的所述至少两个存储体的数据提供至所述存储器装置的逻辑块，并且
其中，所述方法还包括在所述第二操作模式下由所述逻辑块对来自所述至少两个存储体的数据执行计算。
19.一种存储器模块，包括：
多个存储器装置；以及
驱动器，其被配置为从外部主机装置接收命令和地址，并且将所述命令和所述地址传送至所述多个存储器装置，
其中，所述多个存储器装置中的每一个包括：
存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及
行解码器块，其连接至所述多个存储体，
其中，在第一操作模式下，所述行解码器块被配置为接收作为所述地址的第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由所述第一存储体地址选择的存储体的所述多条字线中的由所述第一行地址选择的第一字线，并且
其中，在第二操作模式中，所述行解码器块被配置为接收作为所述地址的第二行地址和第二存储体地址连同所述激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由所述第二行地址选择的第二字线。
20.根据权利要求19所述的存储器模块，还包括：
多个缓冲器，其被配置为在所述驱动器的控制下在所述多个存储器装置与所述外部主机装置之间交换数据；以及
功率管理电路，其被配置为从所述外部主机装置接收第一电压，根据所述第一电压生成第二电压，并且将所述第二电压供应至所述多个存储器装置、所述驱动器和所述多个缓冲器。
技术总结
一种存储器装置包括：存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及行解码器块，其连接至所述多个存储体。在第一操作模式下，行解码器块接收第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由第一存储体地址选择的存储体的所述多条字线中的由第一行地址选择的字线。在第二操作模式下，行解码器块接收第二行地址和第二存储体地址连同激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由第二行地址选择的字线。
技术研发人员：权祥赫;金南昇;孙教民;吴成一;李海硕
受保护的技术使用者：三星电子株式会社
技术研发日：2021.01.13
技术公布日：2021.07.13
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
