包括电源电路的存储装置和操作存储装置的方法与流程

相关申请的交叉引用

本申请要求于2020年2月13日在韩国知识产权局提交的韩国专利申请no.10-2020-0017902的权益，其主题通过引用合并于此。

本发明构思涉及存储装置及操作存储装置的方法。更具体地，本发明构思涉及包括电源电路的存储装置和操作该存储装置的方法。

背景技术：

非易失性存储器可以在没有施加电力的情况下保存所存储的数据。近年来，已经广泛地使用包括诸如嵌入式多媒体卡(emmc)、通用闪存(ufs)、固态硬盘(ssd)和存储卡之类的基于闪存的非易失性存储器的存储装置。存储装置可以有效地用于存储相对大量的数据。

然而，当存储装置保持在断电状态下时，主机装置不经常访问的组成存储单元的阈值电压的变化可能改变，由此导致数据丢失。随着数据保持时间增加，这种现象越来越普遍。

技术实现要素：

本发明构思的实施例提供了具有改善的数据保持特性的存储装置以及操作这样的存储装置的方法。

根据本发明构思的一方面，提供了一种存储装置，所述存储装置包括：电源电路，所述电源电路从主机装置接收电力停用信号，以及提供第一内部电压和第二内部电压；非易失性存储器，所述非易失性存储器包括存储器件；以及存储控制器，所述存储控制器控制所述非易失性存储器，并包括处理器和主机接口，所述处理器对存储在所述存储器件中的数据执行数据恢复操作，所述主机接口与所述主机装置通信。当在断电时刻所述电力停用信号被激活时，所述存储控制器被断电，所述电源电路在所述断电时刻之后的参考时间期间中断所述第一内部电压和所述第二内部电压，并且在从所述断电时刻起经过了所述参考时间之后向所述处理器提供所述第一内部电压。

根据本发明构思的一方面，提供了一种存储装置，所述存储装置包括：电源电路，所述电源电路从主机装置接收电力停用信号和外部电压，以及提供第一内部电压、第二内部电压和第三内部电压；非易失性存储器，所述非易失性存储器包括存储器件；以及存储控制器，所述存储控制器控制所述非易失性存储器，并包括第一处理器、主机接口和第二处理器，所述第一处理器接收所述第一内部电压，所述主机接口接收所述第二内部电压并与所述主机装置通信，所述第二处理器接收所述第三内部电压并控制所述存储控制器的操作。当在断电时刻电力停用信号被激活时，所述电源电路中断所述第一内部电压、所述第二内部电压和所述第三内部电压，以使所述存储控制器和所述非易失性存储器断电，并且在从所述断电时刻起经过了参考时间之后，所述电源电路定期地向所述第一处理器提供所述第一内部电压，并且所述第一处理器对存储在所述非易失性存储器中的数据执行数据恢复操作。

根据本发明构思的一方面，提供了一种操作存储装置的方法，所述存储装置包括非易失性存储器和存储控制器，所述非易失性存储器包括存储器件，所述存储控制器包括处理器和主机接口。所述方法包括：当在断电时刻从主机装置接收到激活的电力停用信号时，使所述存储控制器断电，以使所述处理器和所述主机接口处于断电状态；判定在所述断电时刻之后是否经过了参考时间；以及当确定出在所述断电时刻之后经过了所述参考时间时，向所述处理器提供内部电压，以使所述处理器处于通电状态，从而使得所述处理器对存储在所述存储器件中的数据执行数据恢复操作，并且保持所述主机接口的所述断电状态。

根据本发明构思的一方面，提供了一种操作存储装置的方法，所述存储装置包括非易失性存储器和存储控制器，所述存储控制器包括处理器和主机接口。所述方法包括：从主机装置接收电力停用信号；当所述电力停用信号被激活时使所述存储装置在电力停用功能激活模式下操作，并且当所述电力停用信号被去激活时使所述存储装置在电力停用功能去激活模式下操作。使所述存储装置在所述电力停用功能激活模式下操作包括：在断电时刻使所述处理器和所述主机接口断电；在从所述断电时刻起经过了参考时间之后使所述处理器通电；使用所述处理器对存储在所述非易失性存储器中的数据执行数据恢复操作；以及当完成所述数据恢复操作时使所述处理器断电。

附图说明

通过考虑以下结合附图的详细描述，可以更清楚地理解本发明构思的实施例，在附图中：

图1是在一个示例(1000)中示出了根据本发明构思的实施例的存储系统的框图；

图2是在一个示例(100_1)进一步示出了根据本发明构思的实施例的图1的存储控制器100的框图；

图3是在一个示例(200_1)中进一步示出了根据本发明构思的实施例的图1的存储器件200_1的框图；

图4是在一个示例中概述了根据本发明构思的实施例的操作存储装置的方法的流程图；

图5是在一个示例(300_1)中示出了根据本发明构思的实施例的图1的电源电路300的框图；

图6a和图6b是在各个示例(310_1和310_2)中示出了根据本发明构思的实施例的图5的电源控制器310的相应框图；

图7是在一个示例中概述了根据本发明构思的实施例的操作存储装置的方法的流程图；

图8是在一个示例(1000a)中示出了根据本发明构思的实施例的存储系统的框图；

图9是在一个示例(100_2)中示出了根据本发明构思的实施例的图9的存储控制器100a的框图；

图10是在一个示例中概述了根据本发明构思的实施例的操作存储装置的方法的流程图；

图11是在一个示例(300_2)中示出了根据本发明构思的实施例的图8的电源电路300a的框图；以及

图12是在一个示例中概述了根据本发明构思的实施例的操作存储装置的方法的流程图。

具体实施方式

在整个书面描述和附图中，同样的附图数字和标记指代同样的或类似的元件和/或特征。

图1是在一个示例(1000)中示出了根据本发明构思的实施例的存储系统的框图。

参照图1，存储系统1000总体上可以包括存储装置10和主机装置20。尽管图1假设了存储装置10为固态硬盘(ssd)装置的情况，但是本发明构思不限于此，并且存储装置10可以为能够接收、存储和/或重获(retrieving)数据的多种存储装置中的一种。在示例实施例中，主机装置20可以被实现为应用处理器(ap)或芯片上系统(soc)。主机装置20可以通过主机接口120与存储装置10通信。

存储装置10总体上可以包括存储控制器100、电源电路300和非易失性存储器200。存储控制器100可以用于控制电源电路300和非易失性存储器200的总体操作。

存储控制器100可以接收由主机装置20提供的请求(req)(例如，读取请求、写入请求等)，并且响应于该请求，向主机装置20发送数据和/或从主机装置20接收数据。存储控制器100可以响应于读取请求将存储在非易失性存储器200中的数据(data)提供给主机装置20。或者，存储控制器100可以响应于写入请求控制非易失性存储器200以将从主机装置20接收的数据写入在非易失性存储器200中。

电源电路300可以通过外部电力线从主机装置20接收外部电压(ev)。尽管对于图1所示的示例假设了单个外部电压，但是本发明构思不限于此，并且电源电路300可以通过一条或更多条外部电力线接收许多外部电压。例如，电源电路300可以分别通过第一外部电力线和第二外部电力线接收第一外部电压和第二外部电压。

根据由存储控制器100和/或非易失性存储器200执行的各种操作的需要，电源电路300可以从(一个或多个)外部电压生成一个或更多个内部电压。例如，电源电路300可以通过第一内部电力线pl1将第一内部电压提供给存储控制器100的处理器110，并通过第二内部电力线pl2将第二内部电压提供给存储控制器100的主机接口120。

电源电路300还可以从主机装置20接收电力停用信号(pwdis)，并响应于电力停用信号选择性地激活电力停用功能。例如，电源电路300可以通过第三外部电力线接收电力停用信号。

当电力停用信号被去激活时，电源电路300可以在电力停用功能去激活模式下操作。在电力停用功能去激活模式下，电源电路300将内部电压提供给存储控制器100和非易失性存储器200，以使存储控制器100和非易失性存储器200处于通电状态。例如，当电源电路300接收到低电平的电力停用信号时，电源电路300可以将内部电压分别提供给存储控制器100和非易失性存储器200，从而使存储控制器100和非易失性存储器200通电。

相比之下，当电力停用信号被激活时，电源电路300可以在电力停用功能激活模式下工作。在电力停用功能激活模式下，电源电路300将不向存储控制器100和非易失性存储器200提供内部电压，并且存储控制器100和非易失性存储器200处于断电状态。例如，当电源电路300接收到高电平的电力停用信号时，电源电路300可以使存储控制器100和非易失性存储器200断电。

在电力停用功能激活模式下，电源电路300可以定期地向处理器110提供电力。即，电源电路300可以定期地通过第一内部电力线向处理器110提供第一内部电压。在这方面，电源电路300可以包括计时器。当从断电时刻(例如，存储控制器100和非易失性存储器200被断电的时间点)起经过了参考时间时，电源电路300可以向处理器110再次提供(或重新提供)电力。

然而，在电力停用功能激活模式下，电源电路300可以通过中断以其他方式提供到主机接口120的第二内部电压而不向主机接口120提供电力。因此，主机装置20可以将存储装置10的电力停用功能识别为被激活。

即使当电力停用功能被激活时，根据本发明构思的实施例的存储装置10仍可以定期地向处理器110提供第一内部电压，因此，处理器110可以根据需要定期地对非易失性存储器200执行数据恢复操作。在这方面，应注意，当存储装置10保持在断电状态时，可能发生由保持错误引起的读取错误，但是通过对非易失性存储器200执行数据恢复操作可以减小这种结果的可能性(并且可以延长存储装置10的寿命)。

非易失性存储器200可以用作存储装置10的存储介质。非易失性存储器200通过多个通道连接到存储控制器100。在示例实施例中，非易失性存储器200可以包括一个或更多个存储器件200_1。

这里，当非易失性存储器200包括闪存时，闪存可以包括二维(2d)nand存储器阵列和/或三维(3d)(或垂直)nand(vnand)存储器阵列。可以在与具有设置在硅衬底上方的有源区的存储单元阵列的操作或存储单元的操作相关联的电路的至少一个物理层级中单片地形成3d存储器阵列，其中，相关联的电路可以在硅衬底上方或在硅衬底内。在这方面，术语“单片”是指3d存储器阵列的每个层级的层直接沉积在3d存储器阵列的每个下部层级的层上。

在示例实施例中，3d存储器阵列可以包括垂直nand串，在垂直nand串中，至少一个存储单元在竖直方向上位于另一存储单元上。至少一个存储单元可以包括电荷俘获层。

在示例实施例中，非易失性存储器200可以包括各种其他类型的非易失性存储器。例如，非易失性存储器200可以包括各种存储器，诸如磁性随机存取存储器(mram)、自旋转移矩mram、导电桥ram(cbram)、铁电ram(feram)、相变ram(pram)、电阻式ram(rram)、纳米管ram、聚合物ram(poram)、纳米浮栅存储器(nfgm)、全息存储器、分子电子存储器或绝缘体电阻变化存储器。

在示例实施例中，非易失性存储器200的存储器件200_1可以包括至少一种类型的存储单元，诸如能够存储1位数据的单级存储单元(single-levelcell，slc)和/或至少一个能够存储2位或更多位数据的多级存储单元(multi-levelcell，mlc)。例如，存储器件200_1可以包括slc和/或mlc(例如，能够存储2位数据、3位数据和/或4位数据的mlc)。

在示例实施例中，当在存储装置10中激活电力停用功能时，可以对每个存储器件200_1独立地执行数据恢复操作。在这种情况下，在电力停用功能激活模式下，对于包括用于存储相对较少或较多位的组成存储单元的存储器件，可以以相对较短或较长的周期来执行数据恢复操作。

图2是在一个示例(100_1)中进一步示出了根据本发明构思的实施例的图1的存储控制器100的框图。

参照图1和图2，存储控制器100可以包括处理器110、主机接口120、随机存取存储器(ram)130和存储器接口140。处理器110、主机接口120、ram130和存储器接口140可以通过总线150彼此通信。另外，存储控制器100还可以包括在图2中未示出的其他外围装置。

处理器110可以用于控制存储控制器100的总体操作。处理器110可以包括中央处理单元(cpu)或微处理器(mp)。处理器110可以驱动用于驱动存储控制器100的固件。固件可以加载在ram130中并由处理器110驱动。例如，处理器110可以驱动如下固件：该固件驱动存储控制器100和闪存转换层(ftl)，并且控制诸如数据恢复操作、垃圾回收操作、地址映射操作、存储单元耗损平衡操作等的各种操作的执行。

主机接口120可以与主机装置20通信。例如，主机接口120可以在主机装置20与存储装置10之间提供物理连接。

主机接口120可以调节在存储装置10与主机装置20之间交换的数据、命令和/或地址的一个或更多个特性(例如，格式、定时、大小等)。例如，主机接口120可以用作物理层接口。主机装置20的总线格式可以包括通用串行总线(usb)、小型计算机系统接口(scsi)、外围组件互连(pci)快速(pcie)、高级技术附件(ata)、并行ata(pata)、串行ata(sata)和串行连接scsi(sas)中的至少一种。在示例实施例中，主机接口120可以使用非易失性存储器快速(nvme)协议与被配置为根据pcie交换数据的主机装置20进行通信。

处理器110通过第一内部电力线pl1从电源电路300接收第一内部电压iv1，并且主机接口120通过第二内部电力线pl2从电源电路300接收第二内部电压iv2。在示例实施例中，第一内部电压iv1和第二内部电压iv2可以具有相同的电压电平。然而，本发明构思不限于此，并且第一内部电压iv1和第二内部电压iv2可以具有不同的电压电平。

当电力停用功能被激活时，可以中断供应到处理器110和主机接口120的第一内部电压iv1和第二内部电压iv2。在示例实施例中，当在断电时刻之后(例如，在激活电力停用功能之后)经过了参考时间时，可以将第一内部电压iv1临时供应到处理器110，因此，处理器110可以驱动固件，从而启用数据恢复操作。相比之下，当电力停用功能被激活时，可以中断供应到主机接口120的第二内部电压iv2。因此，主机装置20可以将存储装置10的电力停用功能识别为被激活，同时，可以在存储装置10中定期地执行数据恢复操作。以这种方式，可以防止在存储装置10进入断电状态时可能发生的存储在非易失性存储器200中的数据的劣化(例如，由于增加的保持时间所致)。

ram130可以在处理器110的控制下操作。ram130可以用作处理器110的工作存储器(operatingmemory)、高速缓冲存储器和/或缓冲存储器。控制存储控制器100的软件和固件可以被加载到ram130。可以使用(例如)动态ram(dram)和/或静态ram(sram)将ram130实现为非易失性存储器。或者，ram130可以被实现为诸如rram、pram或mram的电阻式存储器。

在示例实施例中，ram130可以用作工作存储器，并且ftl映射表可以加载到ram130。这里，ftl可以包括被配置为执行各种功能的各种模块。例如，ftl可以包括地址转换模块，该地址转换模块被配置为将从主机装置20接收到的逻辑地址转换为指示非易失性存储器200的存储位置的物理地址。ftl还可以包括被配置为执行与非易失性存储器200相关的各种后台操作(例如，数据恢复操作、垃圾回收操作等)的模块。映射表可以由ftl操作，并且逻辑地址和与其对应的物理地址可以彼此映射并存储在映射表中。

在示例实施例中，ram130可以用作缓冲存储器，以临时存储数据。例如，临时存储在ram130中的数据可以随后被写入到非易失性存储器200或被发送到主机装置20。

存储器接口140可以用于控制与非易失性存储器200的数据交换。在存储控制器100执行数据恢复操作时，存储器接口140可以经由通道将所恢复的数据写入到非易失性存储器200。

在示例实施例中，存储控制器100还可以包括纠错码(ecc)块和独立磁盘冗余阵列(raid)恢复块。ecc块可以检测并校正包括在从非易失性存储器读取的数据中的错误。raid恢复块可以读取包括在raid条带中的数据和raid奇偶校验位，并使用读取到的数据和raid奇偶校验位执行raid恢复操作。

图3是进一步示出了根据本发明构思的实施例的图1的非易失性存储器200的存储器件200_1的框图。这里，存储器件200_1可以包括一个或更多个分立的存储器件。

参照图1和图3，存储器件200_1可以包括存储单元阵列210、地址译码器220、控制逻辑块230、页缓冲器240、输入/输出(i/o)电路250和电压生成器260。尽管未示出，存储器件200_1还可以包括i/o接口。

存储单元阵列210可以连接到字线wl、串选择线ssl、接地选择线gsl和位线bl。存储单元阵列210可以通过字线wl、串选择线ssl和接地选择线gsl连接到地址译码器220，并通过位线bl连接到页缓冲器240。存储单元阵列210可以包括多个存储块blk1至blkn。

存储块blk1至blkn均可以包括多个存储单元和多个选择晶体管。存储单元可以连接到字线wl，选择晶体管可以连接到串选择线ssl或接地选择线gsl。存储块blk1至blkn中的每个存储块的存储单元可以包括slc和/或mlc。

在示例实施例中，存储块blk1至blkn均可以包括多个页。例如，存储块可以由擦除单位(例如，块)和读/写单位(例如，页)来表征。

地址译码器220可以选择存储单元阵列210的存储块blk1至blkn之一，选择选定存储块的字线wl之一，并选择串选择线ssl之一。

控制逻辑块230可以响应于命令cmd、地址addr和/或控制信号ctrl提供用于对存储单元阵列210执行编程、读取和擦除操作的各种控制信号。例如，控制逻辑块230将行地址x-addr提供到地址译码器220，将列地址y-addr提供到页缓冲器240，并将电压控制信号ctrl_vol提供到电压生成器260。

控制逻辑块230可以响应于从存储控制器100接收的命令cmd执行数据恢复操作。例如，控制逻辑块230可以从特定块的特定页读取数据，将读取到的数据提供给存储控制器100，接收已经校正了错误的数据，并将校正后的数据写入到新的空闲存储块。在下文中将参照图7更详细地描述用于存储装置10的示例性数据恢复操作。

控制逻辑块230可以响应于从存储控制器100接收的命令来执行垃圾回收操作。例如，为了执行垃圾回收操作，控制逻辑块230可以将来自从存储块blk1至blkn中选择的牺牲块的有效页的数据复制到目标块，然后擦除该牺牲块。

页缓冲器240可以根据操作模式用作写入驱动器或读出放大器。在读取操作期间，页缓冲器240可以经由控制逻辑块230的控制来感测选定存储器单元的位线bl。感测到的数据可以被存储在包括在页缓冲器240中的锁存器中。页缓冲器240可以经由控制逻辑块230的控制将存储在锁存器中的数据转储到i/o电路250中。

i/o电路250可以临时存储通过一条或更多条i/o线从外部源提供的命令cmd、地址addr、控制信号ctrl和/或数据data。i/o电路250可以临时存储从存储器件200_1重获的读取数据，并通过i/o线将读取数据输出到外部源。

电压生成器260可以用于响应于电压控制信号ctrl_vol，生成在对存储单元阵列210执行各种操作(例如，编程、读取和擦除操作)期间使用的各种电压。例如，电压生成器260可以生成字线电压vwl、编程电压、读取电压、通过电压、擦除验证电压和/或编程验证电压。另外，电压生成器260可以基于电压控制信号ctrl_vol生成串选择线电压和接地选择线电压。此外，电压生成器260可以生成将提供给存储单元阵列210的擦除电压。

图4是在一个示例中概述了根据本发明构思的实施例的图1的操作存储装置10的方法的流程图。这里，操作s20、操作s30、操作s40和操作s50对应于在电力停用功能激活模式期间操作存储装置10的方法。

参照图1和图4，激活电力停用信号(s10)。例如，当电力停用信号从低电平变为高电平时，存储装置10可以确定出电力停用信号被激活。

响应于电力停用信号，存储装置10可以使存储控制器100断电(s20)。即，电源电路300可以中断提供到存储控制器100和/或非易失性存储器200的一个或更多个内部电压。

然后，存储装置10判定从存储控制器100的断电时刻开始是否经过了参考时间(s30)。只要经过的时间小于参考时间(s30＝否)，电源电路300便使存储控制器100保持在断电状态。

在示例实施例中，参考时间的持续时间取决于存储器件200_1中用于存储数据的组成存储单元的特性。即，随着存储在组成存储单元中的数据位的数量增加，与存储单元对应的参考时间的持续时间可以缩短。在示例实施例中，随着对存储装置10的使用时段(即，使用时间)增加，参考时间可以缩短。

然而，在从断电时刻开始经过了参考时间时(s30＝是)，存储装置10可以使处理器120通电，同时保持主机接口120的断电状态(s40)。例如，电源电路300可以通过第一内部电力线pl1向处理器110提供第一内部电压iv1，但是不会向主机接口120提供第二内部电压iv2。

即，存储装置10可以在s40期间使除了主机接口120之外的其他组件通电。例如，存储装置10可以使被配置为执行数据恢复操作的组件通电。相比之下，因为主机接口120保持在断电状态，所以主机装置20可以确定出存储装置10的电力停用功能被激活。

因此，当处理器110被通电时，存储装置10可以对存储在存储器件200_1中的数据执行数据恢复操作(s50)。

存储装置10可以根据经过了特定参考时间对存储在存储器件200_1中的数据执行数据恢复操作。例如，与slc对应的第一参考时间可以比与mlc对应的第二参考时间长。因此，对于包括mlc的存储器件的数据恢复操作可以比对于包括slc的存储器件的数据恢复操作更频繁地执行。

另外，关于上面的s50，存储装置10可以执行垃圾回收操作。用于存储装置10的垃圾回收操作可以包括从存储块(例如，图3的blk1至blkn)选择牺牲块，将来自牺牲块的有效页复制到空闲存储块，然后对牺牲块进行擦除。随后，被擦除的牺牲块可以重新用作空闲存储块。

然后，存储装置10可以判定电力停用信号是否已经被去激活(s60)。当电力停用信号处于激活状态(s60＝否)时，存储装置10可以再次返回到s20。因此，存储装置10可以在电力停用功能激活模式期间定期地使处理器110通电并执行数据恢复操作而无需主机装置200的干预。

然而，当电力停用信号被去激活(s60＝是)时，存储装置10可以使存储控制器100通电(s70)。例如，当电力停用信号从高电平变为低电平时，存储装置10可以确定出电力停用信号pwdis被去激活。因此，在s70期间，电源电路300可以通过第一内部电力线pl1向处理器110提供第一内部电压iv1，并通过第二内部电力线pl2向主机接口120提供第二内部电压iv2。

图5是在一个示例(300_1)中进一步示出了根据本发明构思的实施例的图1的电源电路300的框图。

参照图1、图2和图5，电源电路300可以包括电源控制器310、电压调节器320和开关电路330，其中，电源控制器310可以包括计时器315。

电源控制器310可以通过第三外部电力线接收电力停用信号(pwdis)。在示例实施例中，电源控制器310可以通过第一外部电力线和第二外部电力线中的至少一者接收至少一个外部电压(ev)。或者，电源控制器310可以从电压调节器320接收工作电压。

电源控制器310可以用于响应于电力停用信号生成第一控制信号cs1和第二控制信号cs2。当电力停用信号pwdis被去激活时，电源控制器310可以向电压生成器320提供第一控制信号cs1使得电压调节器320生成第一内部电压iv1和第二内部电压iv2，并且可以向开关电路330提供第二控制信号cs2使得开关电路330将第二内部电压iv2传输到第二内部电力线pl2。

当电力停用信号被激活时，电源控制器310可以向电压调节器320提供第一控制信号cs1，使得电压调节器320不生成第一内部电压iv1和第二内部电压iv2。当在断电时刻之后(例如，在激活电力停用信号之后)经过了参考时间tr时，电源控制器310可以生成第一控制信号cs1，使得电压调节器320再次生成第一内部电压iv1和第二内部电压iv2。在这种情况下，电源控制器310可以提供第二控制信号cs2，使得第二内部电压iv2不被开关电路330传输到第二内部电力线pl2(即，被中断)。因此，当在激活电力停用信号之后经过了参考时间tr时，第一内部电压iv1可以被提供到处理器110，但是第二内部电压iv2不被提供到主机接口120(即，被中断)。

电源控制器310的计时器315可以用于确定从存储控制器100断电时刻开始的经过时间(例如，对其进行计时)。例如，计时器315可以对从电力停用信号被激活的时间点开始的经过时间进行计时。或者，计时器315可以在电力停用功能激活模式期间对从完成数据恢复操作的时间点开始的经过时间进行计时。即，在电力停用功能激活模式期间，在完成数据恢复操作之后，当存储控制器100被断电时，可以使计时器315复位。电源控制器310可以基于预定的参考时间tr与由计时器315计时得到的经过时间之间的比较结果生成第一控制信号cs1和第二控制信号cs2。

在这方面，电源控制器310可以接收时间设定信号(cts)，并响应于时间设定信号设定参考时间(tr)。在示例实施例中，电源控制器310可以从存储控制器100接收时间设定信号。例如，关于参考时间tr的信息可以存储在ram130中，并且处理器110可以驱动固件，基于存储在ram130中的关于参考时间的信息生成时间设定信号，并将时间设定信号发送到电源控制器310。或者，例如，存储控制器100可以从主机装置20接收包括关于参考时间的信息的信号，并且处理器110可以驱动固件并将时间设定信号发送到电源控制器310。

或者，在示例实施例中，电源控制器310可以直接从主机装置20接收时间设定信号。例如，时间设定信号可以被包括在电力停用信号中。即，当电力停用信号具有特定模式时，电源控制器310可以设定与特定模式对应的参考时间。以这种方式，电源控制器310可以通过同一外部电力线(例如，第三外部电力线)从主机装置20接收电力停用信号和时间设定信号二者。

在示例实施例中，电源控制器310可以响应于时间设定信号存储包括与参考时间有关的信息的查询表(例如，图6a的lut或图6b的luta)，以便设定参考时间。

然而，电源控制器310的操作不限于接收时间设定信号。例如，可以在电源控制器310中设定参考时间，并且电源控制器310可以响应于参考时间生成第一控制信号cs1和第二控制信号cs2。

此外，在这方面，电源控制器310可以响应于(例如)存储装置10的数据可靠性的变化自适应性地改变参考时间的持续时间。例如，当确定出在电力停用功能激活模式期间无需过于频繁地执行数据恢复操作时，电源控制器310可以增加参考时间(例如，tr δtra)。相比之下，当由于数据保持时间增加导致读取错误的数量增加时，电源控制器310可以缩短参考时间tr(例如，tr-δtrb)，使得可以在电力停用功能激活模式期间增加数据恢复操作的频率。

当在电力停用信号被激活的同时向处理器110提供第一内部电压iv1时，处理器110可以执行数据恢复操作。当完成数据恢复操作时，电源控制器310可以再次提供使得电压调节器320不生成第一内部电压iv1和第二内部电压iv2的第一控制信号cs1。

电压调节器320可以响应于第一控制信号cs1选择性地被激活。电压调节器320可以接收外部电压ev并生成第一内部电压iv1和第二内部电压iv2。第一内部电压iv1可以是处理器110的工作电压，并且第二内部电压iv2可以是主机接口120的工作电压。电压调节器320可以将第一内部电压iv1提供到第一内部电力线pl1，并将第二内部电压iv2提供到开关电路330。在示例实施例中，第一内部电压iv1和第二内部电压iv2可以具有相同的电压电平。然而，本发明构思不限于此，第一内部电压iv1和第二内部电压iv2可以具有不同的电压电平。

开关电路330可以响应于第二控制信号cs2从电压调节器320接收第二内部电压iv2并将第二内部电压iv2提供到第二内部电力线pl2。在示例实施例中，开关电路330可以包括多路复用器。

图6a和图6b是在各个示例中(310_1和310_2)示出了根据本发明构思的实施例的图5的电源控制器310的相应框图。

参照图1和图6a，具有不同值的多个参考时间可以存储在电源控制器310中。例如，包括关于与存储单元特性对应的参考时间的信息的查询表lut可以存储在电源控制器310中。然而，本发明构思不限于电源控制器310存储查询表lut的情况。电源控制器310可以以各种方式存储关于与存储单元特性对应的参考时间的信息。

在示例实施例中，非易失性存储器200可以包括一个或更多个存储器件，该一个或更多个存储器件包括一个或更多个slc、2位的mlc(或mlc)、3位的mlc(或tlc)和/或4位的mlc(或qlc)。与slc对应的第一参考时间(tr_slc)、与2位的mlc对应的第二参考时间(tr_mlc)、与tlc对应的第三参考时间(tr_tlc)和/或与qlc对应的第四参考时间(tr_qlc)可以存储在与电源控制器310相关联的查询表lut中。

在示例实施例中，第一参考时间可以比第二参考时间长，第二参考时间可以比第三参考时间长，并且第三参考时间可以比第四参考时间长。即，随着存储在各种存储单元中的位数增加，存储单元的相应的参考时间可以缩短。随着存储在一个存储单元中的位数增加，由于存储单元中的电荷泄漏导致的读取错误会更容易发生。因此，随着存储在存储单元中的位数增加，与存储单元对应的参考时间可以缩短，因此，可以按照存储器件的更短的周期执行数据恢复操作。因此，可以减少或防止由于电荷泄漏导致的读取错误。

计时器315可以用于对分别与第一参考时间、第二参考时间、第三参考时间和第四参考时间对应的经过时间进行计时。例如，计时器315可以包括与slc对应的第一计时器和与mlc对应的第二计时器。在电力停用功能激活模式下，当完成对包括slc的存储器件的数据恢复操作时，可以使第一计时器复位，并且当完成对包括mlc的存储器件的数据恢复操作时，可以使第二计时器复位。即，根据本发明构思的实施例的存储装置可以对包括slc、mlc、tlc和/或qlc的每个存储器件独立地执行关于图4描述的操作s10至s70。

如上所述，非易失性存储器200可以包括一个或更多个存储器件，该一个或更多个存储器件包括slc、mlc、tlc和/或qlc。然而，与关于图6a描述的实施例相比，与包括在非易失性存储器200中的一个或更多个存储器件对应的参考时间可以存储在电源控制器310中。

参照图1和图6b，具有不同值的多个参考时间可以存储在电源控制器310中。例如，包括关于与存储装置的使用时段对应的参考时间的信息的查询表luta可以存储在电源控制器310中。

在示例实施例中，当存储装置的使用时段增加时，存储在查询表luta中的参考时间可以具有较小的值。例如，当存储装置的使用时段小于或等于阈值使用时段t1时，参考时间可以具有第一值tr1。当存储装置的使用时段小于或等于第k时段tk时，参考时间可以具有第k值trk。在这种情况下，“k”可以是大于或等于2的自然数。第k值trk可以小于第一值tr1。

当存储装置的使用时段增加时，由于存储在存储单元中的数据的电荷泄漏导致的读取错误会更容易发生。因此，当存储装置的使用时段增加时，参考时间可以缩短。因此，可以相对更频繁地执行数据恢复操作，并且可以减少或防止由于电荷泄漏导致的读取错误的发生。

然而，电源控制器310不限于存储查询表luta，并可以以各种方式存储关于与使用时段对应的参考时间的信息。例如，使用时段与参考时间的变化之间的关系可以存储在电源控制器310中，并且电源控制器310可以基于该关系计算与使用时段对应的参考时间。

图7是在一个示例中进一步概述了根据本发明构思的实施例的图4的操作s50的流程图。这里，假设关于目标存储块执行的数据恢复操作(s50)包括操作(s51)、操作(s53)和操作(s55)。

参照图1、图4和图7，存储装置10可以校正目标存储块中的错误，其中，数据以页为单位进行存储(s51)。例如，存储装置10可以从目标存储块的页读取用户数据和与之对应的ecc奇偶校验位，并使用ecc奇偶校验位执行纠错操作。

存储装置10可以确定检测到的数据中的错误是否可校正。例如，在数据中检测到的故障位的数目超过存储装置10的特定纠错能力的页中，存储装置10可以确定数据中的错误是不可校正的。

在示例实施例中，当数据中的错误不可校正时，存储装置10还可以执行raid恢复操作。存储装置10可以从除了包括其中的错误被确定为不可校正的页的单位区域之外的单位区域读取包括在raid条带中的数据和raid奇偶校验位，并使用读取到的该数据和raid奇偶校验位执行raid恢复操作。因此，可以使用raid恢复操作输出恢复后的数据。

然后，存储装置10可以将存储在目标存储块中的数据之中的有效数据写入到空闲存储块(s53)。例如，存储装置10可以确定出某些不可校正的数据为无效数据(s51)，并且还可以确定出某些可校正的数据为有效数据(s51)。在示例实施例中，即使数据中的错误不可校正，由于raid恢复操作而恢复的数据也可以为有效数据。

因为有效数据被写入到空闲存储块，所以映射表中与有效数据对应的目标存储块改变为空闲存储块。页地址也可以根据被写入了目标存储块中的有效数据的有效页的数目而改变。

然后，当存储在目标存储块中的数据之中的所有有效数据被写入到空闲存储块(s53)时，存储装置10可以擦除存储在目标存储块中的数据(s55)，即，存储装置10可以执行(s55)。从中擦除了数据的目标存储块可以变为可以重新使用的新的空闲存储块。

图8是在一个示例(1000a)中示出了根据本发明构思的实施例的存储系统的框图，图9是在一个示例(100_2)中示出了根据本发明构思的实施例的图8的存储控制器100a的框图。

参照图8，存储系统1000a可以总体上包括存储装置10a和主机装置20，其中，主机装置20可以通过主机接口120与存储装置10a通信。

电源电路300a可以用于从一个或更多个外部电压(ev)生成存储控制器100a和非易失性存储器200的各个操作所需的内部电压。例如，电源电路300a可以通过第一内部电力线pl1向第一处理器110_1提供第一内部电压，通过第二内部电力线pl2向主机接口120提供第二内部电压，并通过第三内部电力线pl3向第二处理器110_2提供第三内部电压。

当电力停用信号(pwdis)被激活时，电源电路300a可以不向存储控制器100a和非易失性存储器200分别提供内部电压，并且使存储控制器100a和非易失性存储器200断电。例如，当电源电路300a接收到高电平的电力停用信号时，电源电路300a可以使存储控制器100a和非易失性存储器200断电。相比之下，当电源电路300a接收到低电平的电力停用信号时，电源电路300a可以分别向存储控制器100a和非易失性存储器200提供内部电压，并使存储控制器100a和非易失性存储器200通电。

在电源电路300a响应于激活的电力停用信号使存储控制器100a和非易失性存储器20断电之后，当经过参考时间时，存储装置10a的电源电路300a可以临时使第一处理器110_1通电。例如，当电源电路300a接收到激活的电力停用信号时，电源电路300a可以在参考时间内不向存储控制器100a和非易失性存储器200提供内部电压。当经过了参考时间时，电源电路300a可以通过第一内部电力线pl1向第一处理器110_1提供第一内部电压。因此，即使当电力停用功能被激活时，存储装置10a也可以定期地向第一处理器110_1提供第一内部电压，因此，在向第一处理器110_1施加第一内部电压期间，第一处理器110_1可以对非易失性存储器200执行数据恢复操作。可以减少由当存储装置10a保持在断电状态时可能发生的保持错误引起的读取错误，并且可以延长存储装置10a的寿命。

参照图9，存储控制器100a可以包括第一处理器110_1、第二处理器110_2、主机接口120、ram130和存储器接口140。第一处理器110_1、第二处理器110_2、主机接口120、ram130和存储器接口140可以通过总线150彼此通信。尽管在图8中将第一处理器110_1和第二处理器110_2示出为单独的组件，但是根据本实施例的存储控制器100a不限于此，第一处理器110_1和第二处理器110_2可以构成一个处理器并分别执行存储控制器100a中的不同操作。

第一处理器110_1可以为额外的核处理器，其被配置为当存储控制器100a的电力停用功能被激活时执行数据恢复操作。例如，第一处理器110_1可以为可编程逻辑器件(pld)。在示例实施例中，第一处理器110_1可以比第二处理器110_2具有更低的功耗。

第二处理器110_2可以是被配置为控制存储控制器100a的总体操作的控制器。第二处理器110_2可以包括cpu或mp。第二处理器110_2可以驱动用于驱动存储控制器100a的固件。固件可以被加载在ram130中并且被驱动。因此，当电力停用功能被去激活时，第二处理器110_2可以驱动加载在ram130中的固件并执行数据恢复操作。

第一处理器110_1可以通过第一内部电力线pl1从电源电路(例如，图8的300a)接收第一内部电压iv1，并且第二处理器110_2可以通过第三内部电力线pl3从电源电路300a接收第三内部电压iv3。主机接口120可以通过第二内部电力线pl2从电源电路300a接收第二内部电压iv2。在示例实施例中，第一内部电压iv1和第三内部电压iv3可以具有相同的电压电平。然而，本发明构思不限于此，第一内部电压iv1和第三内部电压iv3可以具有不同的电压电平。

当电力停用功能被激活时，可以阻止供应到第一处理器110_1、第二处理器110_2和主机接口120的第一内部电压iv1、第二内部电压iv2和第三内部电压iv3。在示例实施例中，当在电力停用功能被激活之后经过了参考时间时，可以临时向第一处理器110_1供应第一内部电压iv1，并且可以中断供应到主机接口120和第二处理器110_2的第二内部电压iv2和第三内部电压iv3。因此，主机装置20可以将存储装置10a的电力停用功能识别为被激活，并且同时可以在存储装置10a内部定期地执行数据恢复操作。可以防止存储装置10a由于当存储装置10a被置于断电状态时可能发生的非易失性存储器200的保持时间的增加而劣化。

ram130可以经由第一处理器110_1和第二处理器110_2的控制而工作。在示例实施例中，ram130可以用作缓冲存储器并临时存储数据。例如，临时存储在ram130中的数据可以被写入到非易失性存储器200或被发送到主机装置20。在电力停用功能激活模式下，第一处理器110_1可以恢复目标存储块的数据，将数据临时存储在ram130中，然后再将数据重新写入到目标存储块。然而，本发明构思不限于此，第一处理器110_1还可以包括不使用总线150而是直接与其连接的缓冲存储器。因此，在电力停用功能激活模式下，第一处理器110_1可以通过使用直接与其连接的缓冲存储器执行数据恢复操作。

图10是在一个示例中概述了根据本发明构思的实施例的操作存储装置10a的方法的流程图。这里，除了将操作s40和操作s50分别替换为操作s40a和操作s50a之外，图10的方法与图4的方法基本上类似。

参照图8、图9和图10，在执行了操作s10和操作s20之后，并且在确定出经过了参考时间时(s30＝是)，存储装置10a可以保持第二处理器110_2的断电状态，但是使第一处理器110a通电(s40a)。即，电源电路300a可以通过第一内部电力线pl1临时向第一处理器110_1提供第一内部电压iv1，但是不向主机接口120和第二处理器110_2分别提供第二内部电压iv2或第三内部电压iv3。因为主机接口120保持在断电状态，所以主机装置20可以确定出存储装置10a的电力启用功能被激活。以这种方式，可以通过使在数据恢复操作期间未被使用的第二处理器110_2断电来减小功耗。

然后，存储装置10a可以对写入到非易失性存储器200的数据执行数据恢复操作(s50a)。因为第一处理器110_1在操作s40a中被通电，所以可以使用第一处理器110_1执行数据恢复操作。例如，由通过第一处理器110_1执行的数据恢复操作引起的功耗可以低于由通过第二处理器110_2执行的数据恢复操作引起的功耗。因此，因为根据本实施例的存储装置10a包括第一处理器110_1作为被配置为在电力停用功能激活模式下在内部执行数据恢复操作的额外的处理器，所以可以相对地减小由数据恢复操作引起的功耗。

图11是在一个示例(300_2)中进一步示出了根据本发明构思的实施例的图8的电源电路300a的框图。

参照图8和图11，电源电路300a可以包括电源控制器310a、电压调节器320a、第一开关电路330_1和第二开关电路330_2，其中，电源控制器310a可以包括计时器315。

这里，电源控制器310a可以响应于电力停用信号生成第一控制信号cs1、第二控制信号cs2和第三控制信号cs3。在示例实施例中，电源控制器310a可以基于预定的参考时间(tr)与由计时器315计时得到的经过时间之间的比较结果生成第一控制信号cs1、第二控制信号cs2和第三控制信号cs3。

在示例实施例中，在电源控制器310a中可以使用图6a的查询表lut和图6b的查询表luta中的至少一者。即，电源控制器310a可以存储与存储单元特性对应的参考时间信息，以及存储与存储装置的使用时段对应的参考时间信息。

当电力停用信号被去激活时，电源控制器310a可以向电压调节器320a提供第一控制信号cs1，使得电压调节器320a生成第一内部电压iv1、第二内部电压iv2和第三内部电压iv3。当电力停用信号被去激活时，电源控制器310a可以向第一开关电路330_1提供第二控制信号cs2，使得第一开关电路330_1将第二内部电压iv2传送到第二内部电力线pl2。另外，当电力停用信号被去激活时，电源控制器310a可以向第二开关电路330_2提供第三控制信号cs3，使得第二开关电路330_2将第三内部电压iv3传送到第三内部电力线pl3。

当电力停用信号被激活时，电源控制器310a可以向电压调节器320a提供第一控制信号cs1，使得电压调节器320a不提供(即，中断)第一内部电压iv1、第二内部电压iv2和第三内部电压iv3。当在激活电力停用信号之后经过了参考时间时，电源控制器310a可以再次生成第一控制信号cs1，使得电压调节器320a生成第一内部电压iv1、第二内部电压iv2和第三内部电压iv3。在这种情况下，电源控制器310a可以向第一开关电路330_1提供第二控制信号cs2，使得第二内部电压iv2到第二内部电力线pl2被第一开关电路330_1中断。另外，电源控制器310a可以向第二开关电路330_2提供第三控制信号cs3，使得第三内部电压iv3到第三内部电力线pl3被中断。因此，当在激活电力停用信号之后经过了参考时间时，第一内部电压iv1可以被提供到第一处理器110_1，第二内部电压iv2不被提供到主机接口120(即，被中断)，并且第三内部电压iv3不被提供到第二处理器110_2(即，被中断)。

当在电力停用信号被激活的同时第一内部电压iv1被提供到第一处理器110_1时，第一处理器110_1可以执行数据恢复操作。当完成数据恢复操作时，电源控制器310a可以再次向电压调节器320a提供第一控制信号cs1，使得电压调节器320a中断第一内部电压iv1、第二内部电压iv2和第三内部电压iv3。在根据本发明构思的实施例的存储装置中，在电力停用信号被激活的同时，可以向第一处理器110_1提供电力，同时中断向第二处理器110_2的电力。以这种方式，可以使用第一处理器110_1执行数据恢复操作，但消耗相对少的电力。

电压调节器320a可以响应于第一控制信号cs1被选择性地激活。电压调节器320a可以接收外部电压ev并生成第一内部电压iv1至第三内部电压iv3。第一内部电压iv1可以是第一处理器110_1的工作电压，第二内部电压iv2可以是主机接口120的工作电压，并且第三内部电压iv3可以是第二处理器110_2的工作电压。

第一开关电路330_1可以从电压调节器320a接收第二内部电压iv2，并响应于第二控制信号cs2向第二内部电力线pl2提供第二内部电压iv2。第二开关电路330_2可以从电压调节器320a接收第三内部电压iv3，并响应于第三控制信号cs3向第三内部电力线pl3提供第三内部电压iv3。在示例实施例中，第一开关电路330_1和第二开关电路330_2均可以包括多路复用器。

图12是在一个示例(s50a)中进一步概述了根据本发明构思的实施例的图7的操作s50的流程图。这里，假设关于目标存储块(s50a)执行的数据恢复操作包括如关于图7的方法描述的操作(s51)和操作(s55)。然而，操作(s53a)代替操作(s53)，并添加了新的操作(s57a)。

参照图7、图8、图9和图12，在存储装置10a校正存储在目标存储块中的数据的错误(例如，使用与目标存储块的数据对应的ecc奇偶校验位)之后，存储装置10a可以将存储在目标存储块中的数据之中的有效数据存储在缓冲存储器中(s53a)。例如，存储装置10a可以将有效数据存储在ram130中。然而，存储装置10a不限于此，而是还可以包括直接连接到第一处理器110_1的缓冲存储器，并且有效数据可以存储在该缓冲存储器中。

在示例实施例中，存储装置10a可以确定出其中错误为不可校正的数据为无效数据。可以确定出其中已经出现不可校正的错误的数据为无效数据。

然后，存储装置10a可以擦除存储在目标存储块中的数据(s55)。即，当存储在目标存储块中的数据之中的所有有效数据被存储在缓冲存储器中(s53a)时，存储装置10a可以执行操作s55。

然后，存储装置10a可以将存储在缓冲存储器中的有效数据重新写入到目标存储块(s57a)。这里，因为有效数据被重新写入到目标存储块，所以在映射表中无需改变存储块地址。

关于图12描述的方法s50a可以涉及当存储装置10a的电力停用功能被激活时由第一处理器110_1对目标存储块执行的数据恢复方法。当存储装置10a的电力停用功能被去激活时，可以由第二处理器110_2执行在图7的操作s50中描述的数据恢复操作。

尽管已经参考本发明构思的实施例具体示出并描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。