LTPO型移位寄存器电路及其驱动方法、显示面板与流程

本申请涉及电子技术领域，特别是涉及ltpo型移位寄存器电路及其驱动方法、显示面板。

背景技术：

amoled(active-matrixorganiclightemittingdiode，有源矩阵有机发光二极管)柔性半导体屏由于具有功耗小、对比度高、广视角、色域广、面板薄、可实现柔性显示、工作温度范围宽等诸多优异特性，以及底成本的发展潜力，因此被称为下一代显示器的“皇冠”。

oled(organiclight-emittingdiode，有机发光二极管)能满足大多数当今信息化时代对显示器设备更高性能和更大信息容量的要求：可用于室内和户外照明；可以作为壁纸装饰品；可制成折叠的电子报纸；还可以用于手机、平板电脑、可穿戴电子产品等便携设备等。

amoled显示器存在采用ltps(lowtemperaturepoly-silicon，低温多晶硅)工艺时，漏电流会较大，从而导致在黑画面中出现亮点的问题，现有技术中采用ltpo(低温多晶硅及氧化物)工艺以降低漏电流，但ltpo工艺需要ltpo型移位寄存器提供控制栅极开关的信号，相关技术中的ltpo型移位寄存器电路如图1a或图1b所示，由多个mos管(metal-oxide-semiconductorfield-effecttransistor，金属氧化物半导体场效应晶体管)以及电容组成。

但是相关技术中ltpo型移位寄存器电路中mos管的数量较多，会导致屏幕边框较大的问题。

技术实现要素：

本申请实施例的目的在于提供一种ltpo型移位寄存器电路及其驱动方法、显示面板，以减小屏幕边框。具体技术方案如下：

第一方面，本申请实施例提供了一种ltpo型移位寄存器电路，包括：

第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管、第一电容、第二电容；

其中，所述第二mos管为n型mos管，所述第一mos管、所述第三mos管、所述第四mos管、所述第五mos管、所述第六mos管、所述第七mos管、所述第八mos管、所述第九mos管、所述第十mos管均为p型mos管。

在一种可能的实施方式中，所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第二mos管的栅极、所述第三mos管的栅极、所述第五mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第三mos管的第一端、所述第四mos管的栅极、所述第六mos管的第一端连接；

所述第三mos管的第二端与vgh线路连接；

所述第四mos管的第一端与所述vgh线路连接，所述第四mos管的第二端与所述第五mos管的第一端连接；

所述第五mos管的栅极与ck1线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

在一种可能的实施方式中，所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第三mos管的栅极、所述第五mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第三mos管的第一端、所述第四mos管的栅极、所述第六mos管的第一端连接，所述第二mos管的栅极与所述stv线路连接；

所述第三mos管的第二端与vgh线路连接；

所述第四mos管的第一端与所述vgh线路连接，所述第四mos管的第二端与所述第五mos管的第一端连接；

所述第五mos管的栅极与ck1线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

在一种可能的实施方式中，所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第三mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第四mos管的栅极、所述第五mos管的第一端、所述第六mos管的第一端连接，所述第二mos管的栅极与所述stv线路连接；

所述第三mos管的第一端分别与所述第四mos管的第二端、所述第五mos管的栅极连接，所述第三mos管的栅极与ck1线路连接；

所述第四mos管的第一端与vgh线路连接；

所述第五mos管的第二端与所述vgh线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

在一种可能的实施方式中，所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第二mos关的栅极、所述第三mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第四mos管的栅极、所述第五mos管的第一端、所述第六mos管的第一端连接；

所述第三mos管的第一端分别与所述第四mos管的第二端、所述第五mos管的栅极连接，所述第三mos管的栅极与ck1线路连接；

所述第四mos管的第一端与vgh线路连接；

所述第五mos管的第二端与所述vgh线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

在一种可能的实施方式中，所述电路还包括：第十一mos管，所述第十一mos管设置在所述第一mos管与所述第十mos管之间。

在一种可能的实施方式中，所述第十一mos管为n型mos管，所述第十一mos管的第一端与所述第一mos管的第二端连接，所述第十一mos管的第二端与所述第十mos管的栅极连接，所述第十一mos管的栅极与vgh线路连接。

在一种可能的实施方式中，所述电路还包括：第三电容，所述第三电容的第一端与vgh线路或vgl线路连接，所述第三电容的第二端与所述第二mos管的第二端连接。

第二方面，本申请实施例提供了一种ltpo型移位寄存器电路的驱动方法，应用于本申请中任一所述的ltpo型移位寄存器电路，所述方法包括：

t1周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压；

t2周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入低电压；

t3周期：stv线路输入高电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压；

t4周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入高电压；

t5周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入低电压，ck4线路输入高电压；

t6周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入低电压；

t7周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压。

第三方面，本申请实施例提供了一种显示面板，包括本申请中任一所述的ltpo型移位寄存器电路。

本申请实施例有益效果：

本申请实施例提供的ltpo型移位寄存器电路及其驱动方法、显示面板，第二mos管为n型mos管，其他的mos管，包括第一mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管均为p型mos管，通过cmos的工艺，采用n型mos管与p型mos管相结合的方式，在保证子像素正常发光、减少电压信号通过mos管的损失、减少异常显示的情况下，减少mos管的数量，从而减少ltpo型移位寄存器电路的宽度，能够减小屏幕边框。当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1a为相关技术中ltpo型移位寄存器电路的一种示意图；

图1b为相关技术中ltpo型移位寄存器电路的另一种示意图；

图2为本申请实施例的ltpo型移位寄存器电路的第一种示意图；

图3为本申请实施例的ltpo型移位寄存器电路的第二种示意图；

图4为本申请实施例的ltpo型移位寄存器电路的第三种示意图；

图5为本申请实施例的ltpo型移位寄存器电路的第四种示意图；

图6为本申请实施例的ltpo型移位寄存器电路的第五种示意图；

图7为本申请实施例的ltpo型移位寄存器电路的第六种示意图；

图8为本申请实施例的ltpo型移位寄存器电路的驱动时序的一种示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

图1a为相关技术中使用的一种ltpo型移位寄存器电路，通过该电路可以有效提供子像素在第一与第二阶段的电压信号，图1b为相关技术中使用的另一种ltpo型移位寄存器电路，其中，图1a所示的电路中包括13个p型mos管，图1b所述的电路中包括12个p型mos管，ltpo型移位寄存器电路一般设置在屏幕边框中，mos管的数量直接决定了屏幕边框的大小，在mos管数量较多的情况下，会导致屏幕边框较大。

为了减小屏幕边框，本申请实施例提供了一种ltpo型移位寄存器电路，包括：

第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管、第一电容、第二电容；

其中，所述第二mos管为n型mos管，所述第一mos管、所述第三mos管、所述第四mos管、所述第五mos管、所述第六mos管、所述第七mos管、所述第八mos管、所述第九mos管、所述第十mos管均为p型mos管。

本申请实施例中，第二mos管为n型mos管(nmetaloxidesemiconductorfield-effecttransistor，n型金属氧化物半导体场效应晶体管)，其余的mos管，包括第一mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管均为p型mos管(positivechannelmetaloxidesemiconductorfield-effecttransistor，p沟道金属氧化物半导体场效应晶体管)，通过cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)的工艺，采用n型mos管与p型mos管相结合的方式，在保证子像素正常发光、减少电压信号通过mos管的损失、减少异常显示的情况下，减少mos管的数量，从而减少ltpo型移位寄存器电路的宽度，实现减小屏幕边框。

下面进行具体说明，参见图2，图2为本申请实施例提供的ltpo型移位寄存器电路的第一种示意图，其中：

所述第一mos管t1的第一端与stv线路连接，所述第一mos管t1的第二端分别与所述第二mos管t2的栅极、所述第三mos管t3的栅极、所述第五mos管t5的第二端、所述第八mos管t8的栅极、所述第十mos管t10的栅极、所述第一电容c1的第一端连接，所述第一mos管t1的栅极与ck2线路连接；

所述第二mos管t2的第一端与vgl线路连接，所述第二mos管t2的第二端分别与所述第三mos管t3的第一端、所述第四mos管t4的栅极、所述第六mos管t6的第一端连接；

所述第三mos管t3的第二端与vgh线路连接；

所述第四mos管t4的第一端与所述vgh线路连接，所述第四mos管t4的第二端与所述第五mos管t5的第一端连接；

所述第五mos管t5的栅极与ck1线路连接；

所述第六mos管t6的第二端分别与所述第七mos管t7的第一端、所述第九mos管t9的栅极、所述第二电容c2的第一端连接，所述第六mos管t6的栅极与所述ck1线路连接；

所述第七mos管t7的栅极与所述ck1线路连接，所述第七mos管t7的第二端与所述第八mos管t8的第一端连接；

所述第八mos管t8的第二端与所述vgh线路连接；

所述第九mos管t9的第一端与ck3线路连接，所述第九mos管t9的第二端分别与所述第二电容c2的第二端、所述第十mos管t10的第一端、输出线路连接；

所述第十mos管t10的第二端与所述vgl线路连接；

所述第一电容c1的第二端与所述ck1线路连接。

其中，stv表示行驱动时钟信号；vgl表示栅极低电位也就是关闭栅极的电压；vgh表示栅极高电位也就是打开栅极的电压；ck1表示第一时钟线路电压；ck2表示第二时钟线路电压；ck3表示第三时钟线路电压；out表示输出电路的电压。

本申请实施例中，第二mos管为n型mos管，采用n型mos管与p型mos管相结合的方式，在保证子像素正常发光、减少电压信号通过mos管的损失、减少异常显示的情况下，减少mos管的数量以及电容的数量，从而减少ltpo型移位寄存器电路的宽度，实现减小屏幕边框。

在一种可能的实施方式中，所述电路还包括：第十一mos管t11，所述第十一mos管设置在所述第一mos管与所述第十mos管之间。

为了加强n4点保持电压的能力，可以在t1管子与t10管子之间增加一个mos管，即第十一mos管，采用p型mos管与n型mos管均可，一个例子中述第十一mos管为n型mos管，ltpo型移位寄存器电路如图3所示，所述第十一mos管的第一端与所述第一mos管的第二端连接，所述第十一mos管的第二端与所述第十mos管的栅极连接，所述第十一mos管的栅极与vgh线路连接，其中，n1、n2、n3、n4分别为电路中的四个点位，并非为器件。

本申请实施例中，减少了mos管的数量以及电容的数量，从而减少ltpo型移位寄存器电路的宽度，能够减小屏幕边框；并且通过第十一mos管，可以加强保持电压的能力。

在一种可能的实施方式中，所述电路还包括：第三电容c3，所述第三电容的第一端与vgh线路或vgl线路连接，所述第三电容的第二端与所述第二mos管的第二端连接。

为了加强n1点保持电压的能力，可以在n1点增加一个电容，该电容的一端连接n1点，另一端连接一个恒定的电源信号，如vgh或vgl，其连接vgh线路的电路图可以如图4所示。

本申请实施例中，减少了mos管的数量，从而减少ltpo型移位寄存器电路的宽度，实现减小屏幕边框；并且通过第三电容，可以加强保持电压的能力。

本申请实施例提供的ltpo型移位寄存器电路的还可以如图5所示，其中：

所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第三mos管的栅极、所述第五mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第三mos管的第一端、所述第四mos管的栅极、所述第六mos管的第一端连接，所述第二mos管的栅极与所述stv线路连接；

所述第三mos管的第二端与vgh线路连接；

所述第四mos管的第一端与所述vgh线路连接，所述第四mos管的第二端与所述第五mos管的第一端连接；

所述第五mos管的栅极与ck1线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

本申请实施例提供的ltpo型移位寄存器电路的还可以如图6所示，其中：

所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第三mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第四mos管的栅极、所述第五mos管的第一端、所述第六mos管的第一端连接，所述第二mos管的栅极与所述stv线路连接；

所述第三mos管的第一端分别与所述第四mos管的第二端、所述第五mos管的栅极连接，所述第三mos管的栅极与ck1线路连接；

所述第四mos管的第一端与vgh线路连接；

所述第五mos管的第二端与所述vgh线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

本申请实施例提供的ltpo型移位寄存器电路的还可以如图7所示，其中：

所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第二mos关的栅极、所述第三mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；

所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第四mos管的栅极、所述第五mos管的第一端、所述第六mos管的第一端连接；

所述第三mos管的第一端分别与所述第四mos管的第二端、所述第五mos管的栅极连接，所述第三mos管的栅极与ck1线路连接；

所述第四mos管的第一端与vgh线路连接；

所述第五mos管的第二端与所述vgh线路连接；

所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；

所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；

所述第八mos管的第二端与所述vgh线路连接；

所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；

所述第十mos管的第二端与所述vgl线路连接；

所述第一电容的第二端与所述ck1线路连接。

其中，针对本申请的ltpo型移位寄存器电路中的任一mos管，该mos管的第一端为源极或漏极，该mos管的第二端为与第一端对应的漏极或源极。

针对上述实施例中的任一所述的ltpo型移位寄存器电路，本申请实施例还提供了一种ltpo型移位寄存器电路的驱动方法，包括：

t1周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压；

t2周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入低电压；

t3周期：stv线路输入高电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压；

t4周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入高电压；

t5周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入低电压，ck4线路输入高电压；

t6周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入低电压；

t7周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压。

一个例子中，ltpo型移位寄存器电路的驱动时序图可以如图8所示。

t1时序周期中，stv、ck2为低电压信号，t1管子打开，stv低电压信号给电容c1充电，n4点为低电压信号，t3和t8管子打开，由于t10管子存在阀值电压vth，t10管子没有完全打开，t2管子关闭，n1点为vgh高电压信号，t4管子关闭，ck1为高电压信号，t5、t6和t7管子关闭，由于电容c2具有保持电压稳定的作用，n2点保持上一阶段的vgh高电压信号，t9管子关闭，n3点的输出结果为l(表示低电压)。

t2时序周期中，stv为低电压信号，ck2为高电压信号，t1管子关闭，由于ck1电压信号出现高电压向低电压跳变，电容c1产生自举作用，将n4点为进一步拉低，n4点为低电压信号，t10管子完全打开，t3和t8管子打开，t2管子关闭，n1点为vgh高电压信号，t4管子关闭，ck1为低电压信号，t5、t6和t7管子打开，vgh高电压对电容c2充电，n2点为vgh的高电压信号，t9管子关闭，n3点的输出结果为l。

t3时序周期中，stv为高电压信号，ck2为低电压信号，t1管子打开，stv高电压信号给电容c1充电，n4点为高电压信号，t3、t8和t10管子关闭，t2管子打开，n1点为vgl低电压信号，t4管子打开，ck1为高电压信号，t5、t6和t7管子关闭，由于电容c2具有保持电压稳定的作用，n2点保持上一阶段的vgh高电压信号，t9管子关闭，n3点重复上一阶段的输出结果为l。

t4时序周期中，stv为低电压信号，ck2为高电压信号，t1管子关闭，由于电容c1具有保持电压稳定的作用，n4点保持上一阶段的高电压信号，t3、t8和t10管子关闭，t2管子打开，n1点为vgl低电压信号，t4管子打开，ck1为低电压信号，t5、t6和t7管子打开，vgh高电压信号给电容c1充电，n4点为的高电压信号；vgl低电压信号给电容c2充电，n2点为的低电压信号，t9管子打开，ck3为高电压信号，n3点的输出结果为h(表示高电压)。

t5时序周期中，stv、ck2为低电压信号，t1管子打开，stv低电压信号给电容c1充电，n4点为低电压信号，t3、t8和t10管子打开，t2管子关闭，n1点为vgh高电压信号，t4管子关闭，ck1为高电压信号，t5、t6和t7管子关闭，由于ck3电压信号出现高电压向低电压跳变，电容c2产生自举作用，将n2点为进一步拉低，n2点为低电压信号，t9管子完全打开，n3点的输出结果为l。

t6时序周期中，stv为低电压信号，ck2为高电压信号，t1管子关闭，由于ck1电压信号出现高电压向低电压跳变，电容c1产生自举作用，将n4点为进一步拉低，n4点为低电压信号，t10管子完全打开，t3和t8管子打开，t2管子关闭，n1点保持vgh高电压信号，t4管子关闭，ck1为低电压信号，t5、t6和t7管子打开，vgh高电压对电容c2充电，n2点为vgh的高电压信号，t9管子关闭，n3点的输出结果为l。

t7时序周期中，stv、ck2为低电压信号，t1管子打开，stv低电压信号给电容c1充电，n4点为低电压信号，t3、t8和t10管子打开，t2管子关闭，n1点为vgh高电压信号，t4管子关闭，ck1为高电压信号，t5、t6和t7管子关闭，由于电容c2具有保持电压稳定的作用，n2点保持上一阶段的vgh高电压信号，t9管子关闭，n3点的输出结果为l。

本申请实施例中，通过cmos的工艺，采用n型mos管与p型mos管相结合的方式，在保证子像素正常发光、减少电压信号通过mos管的损失、减少异常显示的情况下，减少mos管的数量，从而减少ltpo型移位寄存器电路的宽度，能够减小屏幕边框。

本申请实施例还提供了一种显示面板，包括上述实施例中任一所述的ltpo型移位寄存器电路。显示面板中的其他部分可以参见相关技术中的显示面板，本申请中不做具体限定。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘solidstatedisk(ssd))等。

需要说明的是，在本文中，各个可选方案中的技术特征只要不矛盾均可组合来形成方案，这些方案均在本申请公开的范围内。诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。