技术特征：
1.一种ltpo型移位寄存器电路，其特征在于，包括：
第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管、第一电容、第二电容；
其中，所述第二mos管为n型mos管，所述第一mos管、所述第三mos管、所述第四mos管、所述第五mos管、所述第六mos管、所述第七mos管、所述第八mos管、所述第九mos管、所述第十mos管均为p型mos管。
2.根据权利要求1所述的电路，其特征在于，
所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第二mos管的栅极、所述第三mos管的栅极、所述第五mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；
所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第三mos管的第一端、所述第四mos管的栅极、所述第六mos管的第一端连接；
所述第三mos管的第二端与vgh线路连接；
所述第四mos管的第一端与所述vgh线路连接，所述第四mos管的第二端与所述第五mos管的第一端连接；
所述第五mos管的栅极与ck1线路连接；
所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；
所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；
所述第八mos管的第二端与所述vgh线路连接；
所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；
所述第十mos管的第二端与所述vgl线路连接；
所述第一电容的第二端与所述ck1线路连接。
3.根据权利要求1所述的电路，其特征在于，
所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第三mos管的栅极、所述第五mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；
所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第三mos管的第一端、所述第四mos管的栅极、所述第六mos管的第一端连接，所述第二mos管的栅极与所述stv线路连接；
所述第三mos管的第二端与vgh线路连接；
所述第四mos管的第一端与所述vgh线路连接，所述第四mos管的第二端与所述第五mos管的第一端连接；
所述第五mos管的栅极与ck1线路连接；
所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；
所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；
所述第八mos管的第二端与所述vgh线路连接；
所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；
所述第十mos管的第二端与所述vgl线路连接；
所述第一电容的第二端与所述ck1线路连接。
4.根据权利要求1所述的电路，其特征在于，
所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第三mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；
所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第四mos管的栅极、所述第五mos管的第一端、所述第六mos管的第一端连接，所述第二mos管的栅极与所述stv线路连接；
所述第三mos管的第一端分别与所述第四mos管的第二端、所述第五mos管的栅极连接，所述第三mos管的栅极与ck1线路连接；
所述第四mos管的第一端与vgh线路连接；
所述第五mos管的第二端与所述vgh线路连接；
所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；
所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；
所述第八mos管的第二端与所述vgh线路连接；
所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；
所述第十mos管的第二端与所述vgl线路连接；
所述第一电容的第二端与所述ck1线路连接。
5.根据权利要求1所述的电路，其特征在于，
所述第一mos管的第一端与stv线路连接，所述第一mos管的第二端分别与所述第二mos关的栅极、所述第三mos管的第二端、所述第八mos管的栅极、所述第十mos管的栅极、所述第一电容的第一端连接，所述第一mos管的栅极与ck2线路连接；
所述第二mos管的第一端与vgl线路连接，所述第二mos管的第二端分别与所述第四mos管的栅极、所述第五mos管的第一端、所述第六mos管的第一端连接；
所述第三mos管的第一端分别与所述第四mos管的第二端、所述第五mos管的栅极连接，所述第三mos管的栅极与ck1线路连接；
所述第四mos管的第一端与vgh线路连接；
所述第五mos管的第二端与所述vgh线路连接；
所述第六mos管的第二端分别与所述第七mos管的第一端、所述第九mos管的栅极、所述第二电容的第一端连接，所述第六mos管的栅极与所述ck1线路连接；
所述第七mos管的栅极与所述ck1线路连接，所述第七mos管的第二端与所述第八mos管的第一端连接；
所述第八mos管的第二端与所述vgh线路连接；
所述第九mos管的第一端与ck3线路连接，所述第九mos管的第二端分别与所述第二电容的第二端、所述第十mos管的第一端、输出线路连接；
所述第十mos管的第二端与所述vgl线路连接；
所述第一电容的第二端与所述ck1线路连接。
6.根据权利要求1-5任一所述的电路，其特征在于，所述电路还包括：
第十一mos管，所述第十一mos管设置在所述第一mos管与所述第十mos管之间。
7.根据权利要求6所述的电路，其特征在于，所述第十一mos管为n型mos管，所述第十一mos管的第一端与所述第一mos管的第二端连接，所述第十一mos管的第二端与所述第十mos管的栅极连接，所述第十一mos管的栅极与vgh线路连接。
8.根据权利要求6所述的电路，其特征在于，所述电路还包括：
第三电容，所述第三电容的第一端与vgh线路或vgl线路连接，所述第三电容的第二端与所述第二mos管的第二端连接。
9.一种ltpo型移位寄存器电路的驱动方法，其特征在于，应用于如权利要求1-8任一所述的ltpo型移位寄存器电路，所述方法包括：
t1周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压；
t2周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入低电压；
t3周期：stv线路输入高电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压；
t4周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入高电压；
t5周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入低电压，ck4线路输入高电压；
t6周期：stv线路输入低电压，ck1线路输入低电压，ck2线路输入高电压，ck3线路输入高电压，ck4线路输入低电压；
t7周期：stv线路输入低电压，ck1线路输入高电压，ck2线路输入低电压，ck3线路输入高电压，ck4线路输入高电压。
10.一种显示面板，其特征在于，包括如权利要求1-8任一所述的ltpo型移位寄存器电路。
技术总结
本申请实施例提供了LTPO型移位寄存器电路及其驱动方法、显示面板，第二MOS管为N型MOS管，其他的MOS管，包括第一MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管均为P型MOS管，通过CMOS的工艺，采用N型MOS管与P型MOS管相结合的方式，在保证子像素正常发光、减少电压信号通过MOS管的损失、减少异常显示的情况下，减少MOS管的数量，从而减少LTPO型移位寄存器电路的宽度，能够减小屏幕边框。
技术研发人员：杨波;石领;曾科文;刘卫;景阳钟
受保护的技术使用者：京东方科技集团股份有限公司;成都京东方光电科技有限公司
技术研发日：2021.05.19
技术公布日：2021.08.20
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
