技术特征：
1.一种装置，包括：
库(bank0…bank15)中的交叉点阵列组的第一集合(set(0))，交叉点阵列组的所述第一集合中的每个组(g0,g1…g255,g0(0)-g255(0),g0(1)-g255(1),g0(m-1)-g255(m-1))包括第一组解码器(210,gdec0-gdec255,gdec0(0)-gdec255(0),gdec0(1)-gdec255(1),gdec0(m-1)-gdec255(m-1))和选定交叉点阵列(x0-x3,x0(0)-x255(0)，并且每个选定交叉点阵列包括非易失性存储器单元(m00,m01,m02和m03；m10,m11,m12和m13；m20,m21,m22和m23；m30,m31,m32和m33)；
对于交叉点阵列组的所述第一集合中的每个组中的每个选定交叉点阵列，连接到所述第一组解码器的行解码器(211,221,231,241)和列解码器(213,223,233,243)，连接到所述行解码器和所述选定交叉点阵列的非易失性存储器单元的字线(212,222,232,242)，以及连接到所述列解码器和所述选定交叉点阵列的所述非易失性存储器单元的位线(214,224,234,244)，所述字线包括连接到第一选定存储器单元的选定字线(wl2)，并且所述位线包括连接到所述第一选定存储器单元的选定位线(bl0)；和
控制器(120)，所述控制器连接到每个第一组解码器，为了读取每个第一选定存储器单元，所述控制器被配置为：
向所述第一组解码器发出激活命令、行地址和交叉点阵列地址，从而配置所述选定交叉点阵列的所述行解码器以将字线读取电压传递到所述选定字线，所述选定交叉点阵列由所述交叉点阵列地址识别，并且所述选定字线由所述行地址识别；以及
向所述第一组解码器发出第一读取命令和第一列地址，从而配置所述选定交叉点阵列的所述列解码器以将位线读取电压传递到所述选定位线，所述选定位线由所述第一列地址识别。
2.根据权利要求1所述的装置，所述装置还包括：
页面缓冲器(130)，所述页面缓冲器被配置为并行地接收与所述第一读取命令结合的来自每个第一选定存储器单元的一位数据。
3.根据权利要求1或2所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列，为了执行对连接到所述选定字线和第二选定位线的第二选定存储器单元的读取，所述控制器被配置为：
向所述第一组解码器发出第二读取命令和第二列地址，从而配置所述列解码器以将位线读取电压传递到所述第二选定位线，所述第二选定位线由所述第二列地址识别。
4.根据权利要求3所述的装置，还包括：
页面缓冲器(130)，所述页面缓冲器被配置为并行地接收与所述第一读取命令结合的来自交叉点阵列组的所述第一集合的每个组的所述第一选定存储器单元的一位数据以用于由所述控制器读出，并且随后并行地接收与所述第二读取命令结合的来自交叉点阵列组的所述第一集合的每个组的所述第二选定存储器单元的一位数据以用于由所述控制器读出。
5.根据权利要求3或4所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列：
在读取所述第一选定存储器单元之后，所述选定交叉点阵列的所述行解码器保持其配置以将所述字线读取电压传递到所述选定字线，至少直到读取所述第二选定存储器单元之后，其中所述控制器不向交叉点阵列组的所述第一集合发出另一个激活命令。
6.根据权利要求3至5中任一项所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列：
在读取所述第一选定存储器单元之后，所述选定交叉点阵列的所述行解码器保持其配置以将所述字线读取电压传递到所述选定字线，至少直到读取所述第二选定存储器单元之后，其中所述控制器不向交叉点阵列组的所述第一集合重新发出所述行地址。
7.根据权利要求3至6中任一项所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列：
为了配置所述选定交叉点阵列的所述行解码器以传递所述字线读取电压，所述控制器被配置为将与所述选定字线串联连接的字线解码器晶体管(wd2)设置在导电状态，并且将与未选择字线串联连接的字线解码器晶体管(wd0、wd1和wd3)设置在非导电状态；并且
在读取所述第一选定存储器单元之后，所述选定交叉点阵列的所述行解码器通过以下方式保持其配置以将所述字线读取电压传递到所述选定字线，至少直到读取所述第二选定存储器单元之后：将与所述选定字线串联连接的所述字线解码器晶体管保持在所述导电状态，并且将与所述未选择字线串联连接的所述字线解码器晶体管保持在所述非导电状态。
8.根据权利要求3至7中任一项所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列：
为了配置所述选定交叉点阵列的所述行解码器以传递所述字线读取电压，所述控制器被配置为将连接在隔离电压源和所述选定字线之间的隔离晶体管(w2)设置在非导电状态，以及将连接在所述隔离电压源和未选择字线之间的隔离晶体管(w0、w1和w3)设置在导电状态；并且
在读取所述第一选定存储器单元之后，所述选定交叉点阵列的所述行解码器通过以下方式保持其配置以将所述字线读取电压传递到所述选定字线，至少直到读取所述第二选定存储器单元之后：将连接到所述选定字线的所述隔离晶体管保持在所述非导电状态，并且将连接到所述未选择字线的所述隔离晶体管保持在所述导电状态。
9.根据权利要求1至8中任一项所述的装置，还包括：
所述库中的交叉点阵列组的第二集合(set(1))，交叉点阵列组的所述第二集合中的每个组包括第二组解码器(gdec0(1)-gdec255(1)和选定交叉点阵列(x0(1)-x255(1)，并且交叉点阵列组的所述第二集合中的每个选定交叉点阵列包括非易失性存储器单元的交叉点阵列；
对于交叉点阵列组的所述第二集合中的每个组中的每个选定交叉点阵列，连接到所述第二组解码器的行解码器和列解码器，连接到所述行解码器和所述选定交叉点阵列的非易失性存储器单元的字线，以及连接到所述列解码器和所述选定交叉点阵列的所述非易失性存储器单元的位线，所述字线包括连接到第一选定存储器单元的选定字线，并且所述位线包括连接到所述第一选定存储器单元的选定位线；其中：
对于交叉点阵列组的所述第二集合中的每个选定交叉点阵列，为了读取每个第二选定存储器单元，所述控制器被配置为：
向所述第二组解码器发出所述激活命令、所述行地址和所述交叉点阵列地址，从而配置所述行解码器以将所述字线读取电压传递到由所述行地址识别的选定字线；并且
向所述第二组解码器发出所述激活命令、所述行地址和所述交叉点阵列地址与向所述第一组解码器发出所述激活命令、所述行地址和所述交叉点阵列地址是并行的。
10.根据权利要求9所述的装置，其中：
为了读取连接到交叉点阵列组的所述第二集合中的每个选定交叉点阵列的所述选定字线和附加选定位线的选定存储器单元，所述控制器被配置为向所述第二组解码器发出附加读取命令和附加列地址，从而配置所述选定交叉点阵列的所述列解码器以传递位线电压以便用于读取到所述附加选定位线，所述附加选定位线由所述附加列地址识别。
11.根据权利要求10所述的装置，其中：
对交叉点阵列组的所述第一集合中的每一组的所述第一选定存储器单元的所述读取与对交叉点阵列组的所述第二集合中的每一组的所述第二选定存储器单元的所述读取重叠。
12.根据权利要求1至11中任一项所述的装置，其中：
每个交叉点阵列组被配置用于一次读取一个存储器单元。
13.一种方法，包括：
在交叉点阵列组的第一集合(set(0))中的每个组处接收激活命令、行地址和交叉点阵列地址，交叉点阵列组的所述第一集合中的每个组包括非易失性存储器单元，并且字线(212,222,232,242)连接到行解码器(211,221,231,241)，并且位线(214,224,234,244)连接到交叉阵列组的所述第一集合中的每个组中的每个交叉点阵列的列解码器(213,223,233,243)；
响应于接收到所述激活命令、所述行地址和所述交叉点阵列地址，对于交叉点阵列组的所述第一集合中的每个组，配置由所述交叉点阵列地址识别的选定交叉点阵列的行解码器以将字线读取电压传递到由所述行地址识别的选定字线；
响应于在交叉点阵列组的所述第一集合中的每个组处接收到第一读取命令和第一列地址，配置所述选定交叉点阵列的列解码器以将位线读取电压传递到由所述第一列地址识别的选定位线，并且读取连接到所述选定字线和所述选定位线的第一选定存储器单元；以及
在读取交叉点阵列组的所述第一集合中的每个组中的所述第一选定存储器单元之后继续配置所述行解码器，至少直到读取交叉点阵列组的所述第一集合中的每个组中的第二选定存储器单元，其中在交叉点阵列组的所述第一集合中的每个组处不再接收所述行地址，所述第二选定存储器单元连接到所述选定字线。
14.根据权利要求13所述的方法，其中对于交叉点阵列组的所述第一集合中的每个组，对所述第二选定存储器单元的所述读取包括：
接收第二读取命令和第二列地址；以及
响应于接收到所述第二读取命令和所述第二列地址，配置所述选定交叉点阵列的所述列解码器以将位线读取电压传递到由所述第二列地址识别的第二选定位线，所述第二选定存储器单元连接到所述第二选定位线。
15.根据权利要求13或14所述的方法，还包括：
在交叉点阵列组的第二集合(set(1))中的每个组处接收所述激活命令、所述行地址和所述交叉点阵列地址，交叉点阵列组的所述第二集合中的每个组包括交叉点阵列，每个交叉点阵列包括非易失性存储器单元的交叉点阵列，并且针对交叉点阵列组的所述第二集合中的每个组中的每个交叉点阵列，行解码器连接到字线并且列解码器连接到位线；
对于交叉点阵列组的所述第二集合中的每个组，响应于接收到所述激活命令、所述行地址和所述交叉点阵列地址，配置由所述交叉点阵列地址识别的选定交叉点阵列的行解码器以将字线读取电压传递到由所述行地址识别的选定字线；以及
在交叉点阵列组的所述第二集合中的每个组处，响应于接收到第二读取命令和第二列地址，配置所述选定交叉点阵列的列解码器以将位线读取电压传递到由所述第二列地址识别的第二选定位线，并且读取连接到所述选定字线和所述第二选定位线的第二选定存储器单元。
技术总结
本发明描述了用于读取具有高带宽和相对小的页面缓冲器的存储器单元的交叉点阵列的装置和技术。在XPA的库中并行读取多个交叉点阵列(XPA)，其中每XPA读取一个存储器单元。为了减小读取时间，可为XPA选择行，之后读取不同列中的存储器单元，一次读取一列，同时选择相同行。这避免需要在每个连续读取操作中传输命令和行地址以用于重新选择行。XPA可以是未分组的，或者可在组中一次访问一个XPA。在一个选项中，XPA单独地或成组地布置成集合，并且一次可访问一个集合。
技术研发人员：崔元浩;W·帕金森;R·拉马努詹;M·卢克-博登
受保护的技术使用者：桑迪士克科技有限责任公司
技术研发日：2020.03.23
技术公布日：2021.08.20
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
