技术特征：
1.一种用于神经网络的验证方法，所述验证方法用于在非易失性存储器单元的多级编程操作之后通过将存储的权重转换成多个数字输出位来验证所述非易失性存储器单元中的所述存储的权重，所述验证方法包括：将所述非易失性存储器单元的输出与单个参考线上的参考值进行比较，并且如果所述存储器单元输出大于所述参考值，则生成第一值的数字输出位，并且如果所述存储器单元输出小于所述参考值，则生成第二值的数字输出位；以及重复所述比较步骤以生成所述剩余数字输出位中的每个数字输出位，其中基于所述先前比较步骤的所述数字输出位来选择参考值。2.根据权利要求1所述的验证方法，其中所述非易失性存储器单元的所述输出为从所述存储的权重转换的电流或电压。3.根据权利要求1所述的验证方法，其中所执行的第一比较步骤生成所述多个数字输出位中的最高有效位。4.根据权利要求1所述的验证方法，其中所执行的最后一个比较步骤生成所述多个数字输出位中的最低有效位。5.根据权利要求1所述的验证方法，其中所述非易失性存储器单元为叠栅存储器单元。6.根据权利要求1所述的验证方法，其中所述非易失性存储器单元为分裂栅存储器单元。7.一种验证方法，所述验证方法用于在神经网络的非易失性存储器单元的多级编程操作之后通过将存储的权重转换成多个数字输出位来验证所述非易失性存储器单元中的所述存储的权重，所述验证方法包括：将所述非易失性存储器单元的输出与参考值进行比较，并且如果所述非易失性存储器单元输出超过所述参考值，则生成第一值的第一数字输出位，并且如果所述非易失性存储器单元输出小于所述参考值，则生成第二值的第一数字输出位；以及如果所述第一数字输出位具有第一值，则将所述存储器单元输出与第二参考值进行比较，并且如果所述第一数字输出位具有第二值，则将所述存储器单元输出与第三参考值进行比较，并且执行以下操作中的一者：如果所述非易失性存储器单元输出大于所述第二参考值，则生成第一值的第二数字输出位，并且如果存储的电压小于所述第二参考值，则生成第二值的第二数字输出位；以及如果所述非易失性存储器单元输出大于所述第三参考值，则生成第一值的第二数字输出位，并且如果所述非易失性存储器单元输出小于所述第三参考电压，则生成第二值的第二数字输出位。8.根据权利要求7所述的验证方法，其中所述存储器单元的所述输出为从所述存储的权重转换的电流或电压。9.根据权利要求7所述的验证方法，其中所执行的第一比较步骤生成所述多个数字输出位中的最高有效位。10.根据权利要求7所述的验证方法，其中所述非易失性存储器单元为叠栅存储器单元。11.根据权利要求7所述的验证方法，其中所述非易失性存储器单元为分裂栅存储器单元。
12.一种用于在神经网络的非易失性存储器单元的编程操作之后的验证操作期间使用的可调参考电流源，所述可调参考电流源包括：可调电流源，所述可调电流源用于提供输入电压；设备阵列，所述设备阵列用于接收所述输入电压和控制信号并生成输出电流，其中所述控制信号以温度计编码方式激活所述设备阵列中的一个或多个设备；和缓冲镜，所述缓冲镜用于接收所述输出电流并生成参考电压；其中所述参考电压响应于所述可调电压源和所述控制信号而变化。13.根据权利要求12所述的可调参考电流源，其中所述缓冲镜包括驱动镜偏置电压的运算放大器。14.根据权利要求12所述的可调参考电流源，其中所述设备阵列中的每个设备包括第一nmos晶体管和第二nmos晶体管，其中所述第一nmos晶体管的源极耦接到所述第二nmos晶体管的漏极。15.根据权利要求12所述的可调参考电流源，其中所述非易失性存储器单元为分裂栅存储器单元。16.根据权利要求12所述的可调参考电流源，其中所述非易失性存储器单元为叠栅存储器单元。
技术总结
本发明公开了用于在非易失性存储器单元的多级编程操作之后通过将存储的权重转换成多个数字输出位来验证神经网络中非易失性存储器单元中的存储的权重的各种算法。本发明公开了用于实现算法的电路，诸如可调参考电流源。源。源。
技术研发人员：H
受保护的技术使用者：硅存储技术股份有限公司
技术研发日：2019.09.07
技术公布日：2021/9/6
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
