一种多相dc‑dc转换器的控制系统和方法
技术领域：
：1.本发明涉及dc‑dc转换器芯片
技术领域：
：，具体涉及一种多相dc‑dc转换器的控制系统和方法。
背景技术：
：：2.多相dc‑dc(multi‑phasedirectcurrenttodirectcurrent)转换器采用多个电流通道同时提供负载电流，故系统可以提供比单相系统更大的负载电流，以及能提供更好的系统动态瞬态性能，同时还能有效的减少输出电压的纹波。另外，由于多电流通道分散系统的供电压力，系统对功率级的元器件的电流和功耗要求降低，也能降低系统成本，由于多相dc‑dc转换器诸多优点，目前已经被应用在各种领域，特别是一些大电流的应用，如cup，gpu供电。3.但是，在多相dc‑dc转换器的应用中，由于出现各相电流通道的差异，以及扰动的影响，系统容易出现各相通道电流不匹配，造成不同的电流通道给负载端提供不同的电流。各相通道电流的失配会导致各通道的发热不一致。严重时，发热较大的那一通道的功率器件会有烧毁的风险。故在多相dc‑dc转换器系统中，需要额外电流平衡装置，让各相的通道电流均匀，避免发热不均而导致的烧毁风险。4.传统的多相dc‑dc转换器系统中的电流平衡技术大部分采用对多相系统的各相通道电流做电流采样的动作，然后做求电流和以及平均的动作，用各相采样的电流和一个预设电流值做差产生一个电流差信号加入系统，控制系统pwm信号产生的方式。例如公开日为2003年12月30日的美国专利us6670794b1《multi‑phasedc‑to‑dcbuckconverterwithmulti‑phasecurrentbalanceandadjustableloadregulation》(一种具有多相电流平衡和可调负载调节功能的多相dc‑dc降压转换器)。传统的技术中不可避免都要进行通道的电流采样，以及做通道电流的运算，得到进入系统调节pwm信号的信号。5.上述技术中，对多相系统的各相通道电流做电流采样的动作，根据采样结果进行电流求和然后平均电流运算，然后用各相采样的电流和平均电流做差产生一个电流误差信号。误差信号进入pwm模块改变各相的占空比实现电流平衡。由于进行通道电流平衡过程中处理环节较多，容易造成某一个环节的各通道处理失配，形成电流平衡的误差。另外，各通道的采样电路和电流运算也造成了电流平衡电路的复杂性。技术实现要素：6.针对上述存在的技术不足，本发明的目的是提供一种多相dc‑dc转换器的控制系统和方法，用较为简单的电路实现多相dc‑dc转换器系统中电流平衡，并且减少各相通道的电流采样环节，简化从通道反馈至pwm信号调整的环节，提高各相电流平衡的准确度，减少各通道电路失配的可能性。7.为解决上述技术问题，本发明采用如下技术方案：8.本发明提供一种多相dc‑dc转换器的控制系统，包括cot架构模块和与cot架构模块连接的电流平衡控制模块，所述cot架构模块包括n个驱动模块、n个功率极模块、ontime产生电路模块和分相器模块，所述电流平衡模块包括n个采样保持电路模块、n个缓冲器模块、n个误差放大器和一多工选择器；所述n的数值为大于零的整数，与转换器内相位通道的数量相对应。9.所述功率级模块的输入端和输出端分别接转换器的电压输入端和电压输出端，所述电压输出端通过比较器一与所述ontime产生电路模块连接，所述ontime产生电路模块产生的脉冲信号经所述分相器模块后产生各相通道的脉冲信号，所述各相通道的脉冲信号与对应通道的驱动模块连接以驱动功率级模块；10.所述采样保持电路模块采集各相通道输入端电压的低电平信号，输出端与对应通道的缓冲器模块连接以得到两个相同的工作点电压信号，所述误差放大器通过电阻网络将对应通道的工作点电压信号与电压平均信号进行求差以得到各相通道的电流误差信号，所述电流误差信号经多工选择器选择后形成电流平衡信号，所述多工选择器的输出端与所述ontime产生电路模块连接以调整所述各相通道的脉冲信号。11.优选地，所述功率级模块包括上臂powermos、下臂powermos、电感l和电容c；12.所述上臂powermos的漏极接转换器的电压输入端，栅极与所述驱动模块的输出端一连接，源极与所述下臂powermos的漏极连接；13.所述下臂powermos的栅极与所述驱动模块的输出端二连接，源极接地；14.所述电感l的输入端与两个powermos的源漏公共端连接，输出端接转换器的电压输出端，所述电感l的输出端同时经所述电容c接地。15.优选地，所述采样保持电路模块包括可开合的开关s11、可开合的开关s21、电容c11和电容c21；16.所述开关s11的输入端接所述电感l的输入端电压，输出端经所述开关s21接所述缓冲器模块的输入端，所述开关s11的输出端同时经所述电容c11接地，所述开关s21的输出端同时经所述电容c21接地；17.所述开关s11的开合控制端接sw信号，所述开关s21的开合控制端接swx信号，所述swx信号与所述sw信号反相，所述sw信号与所述ontime产生电路模块产生的脉冲信号反相。18.优选地，所述缓冲器模块包括pmos管mp1、pmos管mp2、电流源ib1和电流源ib2，两个pmos管的沟道长宽比一致，两个电流源的电流相等；19.所述pmos管mp1的栅极接所述采样保持电路的电压信号输出端，所述pmos管mp1和所述pmos管mp2栅极互连，漏极均接地；20.所述pmos管mp1和所述pmos管mp2的源极分别与所述电流源ib1和电流源ib2连接，所述工作点电压信号为两个pmos管的源极电压信号；21.所述pmos管mp1的源极电压信号与所述误差放大器的反相输入端连接，所述pmos管mp2的源极电压信号通过所述电阻网络与所述误差放大器的同相输入端连接，所述电阻网络用于实现各相通道的源极电压信号的平均。22.优选地，各相通道的误差放大器的输出端与所述多工选择器的输入端连接，所述多工选择器接收所述误差放大器产生的各相通道的电流误差信号，各相通道的电流误差信号在clkn时钟信号的作用下输出所述电流平衡信号，所述clkn时钟信号与所述各相通道的脉冲信号同相。23.优选地，所述ontime产生电路模块包括电流平衡控制电路、电容充放电电路、vclk时钟信号产生电路和比较器二，所述电流平衡控制电路与所述比较器二的同相输入端连接，所述电容充放电电路与所述比较器二的反相输入端连接，所述比较器一的输出端与vclk时钟信号产生电路的输入端一连接，所述vclk时钟信号产生电路的输入端二与所述比较器二的输出端连接。24.优选地，所述电流平衡控制电路包括一负反馈比较器和电阻rt；25.所述负反馈放大器的同相输入端接所述转换器的电压输出端信号，输出端经所述电阻rt与所述比较器二的同相输入端连接，所述电流平衡信号同时与所述比较器二的同相输入端连接。26.优选地，所述vclk时钟信号产生电路包括rs触发器、反相器x3和反相器x4，所述rs触发器由与非门x1和与非门x2构成；27.所述rs触发器的r端与所述比较器二的输出端连接，s端通过所述反相器x3与所述比较器一的输入端连接，所述与非门x1的输出端通过所述反相器x4输出所述ontime产生电路模块产生的脉冲信号。28.优选地，所述电容充放电电路包括可开合的开关s31、电流源ib3和电容ct，所述电流源ib3经所述电容ct接地，所述电容ct的两端并联有所述开关s31，所述开关s31的开合控制端接所述与非门x3的输出端，所述电容ct的电极板电压信号与所述比较器二的反相输入端连接。29.本发明还提供一种基于权利要求1所述的一种多相dc‑dc转换器的控制方法，所述控制方法为：30.所述ontime产生电路模块产生的脉冲信号经所述分相器模块后产生各相通道的脉冲信号，所述各相通道的脉冲信号与对应通道的驱动模块连接以驱动功率级模块；31.所述采样保持电路模块采集各相通道输入端电压的低电平信号，输出端与对应通道的缓冲器模块连接以得到两个相同的工作点电压信号，所述误差放大器通过电阻网络将对应通道的工作点电压信号与电压平均信号进行求差以得到各相通道的电流误差信号，所述电流误差信号经多工选择器选择后形成电流平衡信号，所述多工选择器的输出端与所述ontime产生电路模块连接以调整所述各相通道的脉冲信号。32.本发明的有益效果在于：33.(1)本发明将电流平衡控制模块与传统的cot架构模块连接，在电流平衡模块内设置分别对应多个相位通道的多个采样保持电路模块和误差放大器，通过多个采样保持电路模块得到各相对应电感电流的电压信号，然后通过一端与电阻网络连接的多个误差放大器得到各相对应电感电流的电压信号的平均值，从而使误差放大器输出多个电流误差信号。34.(2)本发明在传统的cot架构模块内设置ontime产生电路模块和分相器模块，电流平衡控制模块中各相对应的电流误差信号进入cot架构模块后，分别控制各相通道的脉冲信号的产生并调整大小，最后影响输出级的电感电流。35.上述(1)中的电感电流的的采样方式和(2)中的平衡架构模块减少了各相通道的电流采样环节，简化了从通道反馈至pwm信号调整的环节，提高了各相电流平衡的准确度，从而减少了各通道电路失配的可能性。附图说明36.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。37.图1为本发明实施例提供的一种多相dc‑dc转换器的控制系统的各模块连接示意图；38.图2为本发明实施例提供的一种脉冲信号pwm、各相通道的脉冲信号pwmn和clkn时钟信号的工作波形图；39.图3为本发明实施例提供的一种功率极模块(与驱动模块连接)的电路结构示意图；40.图4为本发明实施例提供的一种各相通道的脉冲信号pwmn、驱动模块的输出端一ugn和功率极模块内第n相位通道的输入端电压信号lxn的工作波形图；41.图5为本发明实施例提供的一种采样保持电路模块的电路结构示意图；42.图6为本发明实施例提供的一种pwm信号、lx信号、vhn信号和vc11信号地工作波形图；43.图7为本发明实施例提供的一种缓冲器模块的电路结构示意图；44.图8为本发明实施例提供的一种多相dc‑dc转换器的控制系统和方法的电路结构示意图；45.图9为本发明实施例提供的一种ontime产生电路模块的电路结构示意图；46.图10为本发明实施例提供的一种电源输出端电压vout、电流平衡信号ierr和脉冲信号pwm的工作波形图；47.图11为图9中ontime产生电路模块各节点脉冲信号的工作波形图；48.图12为一种电容充电放电原理图(现有技术原理)。49.附图标记说明：[0050]1‑电流平衡控制模块，11‑采样保持电路模块，12‑缓冲器模块，13‑电阻网络，14‑误差放大器，15‑多工选择器，2‑cot架构模块，21‑功率级模块，22‑比较器一，23‑ontime产生电路模块，231‑电流平衡控制电路，232‑电容充放电电路，233‑vclk时钟信号产生电路，24‑分相器模块，25‑驱动模块。具体实施方式[0051]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0052]实施例[0053]如图1和图8所示，本发明提供了一种多相dc‑dc转换器的控制系统和方法，包括cot架构模块2和与cot架构模块2连接的电流平衡控制模块1(senseblock模块)，cot架构模块2包括驱动模块25、功率极模块21、ontime产生电路模块23和分相器模块24，电流平衡控制模块1包括采样保持电路模块11、缓冲器模块12、误差放大器14和多工选择器15；转换器的各相位通道均包括驱动模块25、功率级模块21、采样保持电路模块11、缓冲器模块12和误差放大器14；[0054]功率级模块21的输入端接电源输入端，输出端接电源输出端，电源输出端通过比较器一22与ontime产生电路模块23连接，ontime产生电路模块23产生的脉冲信号pwm经分相器模块24后产生各相通道的脉冲信号pwmn，各相通道的脉冲信号pwmn与对应通道的驱动模块25连接以驱动功率级模块21；[0055]采样保持电路模块11采集各相通道输入端电压的低电平信号，输出端与对应通道的缓冲器模块12连接以得到两个相同的工作点电压信号，误差放大器14通过电阻网络13将对应通道的工作点电压信号与电压平均信号进行求差以得到各相通道的电流误差信号，电流误差信号经多工选择器15选择后形成电流平衡信号，多工选择器15的输出端与ontime产生电路模块23连接以调整各相通道的脉冲信号pwmn。[0056]如图2所示，pwm为ontime产生电路模块23产生的脉冲信号，pwm1～pwmn为分相器模块24分相产生的各相通道的脉冲信号，clk1～clkn为分相器模块24内部的时钟信号。[0057]本实施例的多相dc‑dc转换器系统为n相dc‑dc转换器，与典型的cot架构相结合。由上述可知，转换器的各相位通道均包括驱动模块25、功率级模块21、采样保持电路模块11、缓冲器模块12和误差放大器14，则整个系统包含n个功率级模块21、n个驱动模块25、n个采样保持电路模块11、n个缓冲器模块12和n个误差放大器14。[0058]本实施例中cot架构模块2的工作原理为：[0059]n个功率级模块21连接vin(电源输入端)，n个驱动模块25驱动n个功率级模块21给vout(电源输出端)提供能量，通过vout反馈信号进入比较器一22和vref(比较器另一输入端连接的参考电压信号)信号进行比较。当vout反馈信号低于vref信号时，比较器一22输出高电平触发ontime产生电路模块23工作，同时，ontime产生电路模块23接收电流平衡控制模块1中多工选择器15输出的电流平衡信号，并根据系统内的电流平衡信号产生脉冲信号pwm，脉冲信号pwm经分相器模块24后产生各相通道的脉冲信号pwmn，各相通道的脉冲信号pwmn与对应通道的驱动模块25连接以驱动功率级模块21，最终实现vout的电压稳定输出。[0060]本实施例中电流平衡控制模块1的工作原理为：[0061]n个采样保持电路模块11的输入端连接对应通道的功率级模块21内输入端电压，并通过内部的电路结构对输入端电压的低电平进行采样，输出端与对应通道的缓冲器模块12连接；缓冲器模块12通过自身的电路结构得到两个相同的工作点电压信号(即上述的功率级模块21内输入端电压的低电平信号)，n个缓冲器模块12分别与对应各相通道输出级的n个误差放大器14连接，每个误差放大器14的第一端接收功率级模块21内输入端电压的低电平信号，另一端通过电阻网络13接收各相对应通道的低电平信号的平均值，其中，每个误差放大器14第一端表征各相的电感电流大小，第二端表征各相电感电流的平均值，经过误差放大器14后产生n个各相通道的电流误差信号，每相电流误差信号经过多工选择器15选择后形成电流平衡信号进入cot架构模块2内的ontime产生电路模块23，当某一相电流误差信号较大时，对应该相通道的脉冲信号pwmn的占空比就会减小，从而导致该相通道的电感电流减小，最终使得系统中各相的电感电流处于电流平衡的状态。[0062]本发明的采样保持电路模块11通过调整内部电路结构还可以对功率级模块21内输入端电压的高电平信号进行采样，对应地，还需将比较器一22的输入端vout反馈信号和vref信号反接以保证当vout反馈信号高于vref信号时，比较器一22输出高电平触发ontime产生电路模块23工作。[0063]作为本发明的一种优选的实施方式，如图3所示，功率级模块21包括上臂powermos、下臂powermos、电感l和电容c；[0064]上臂powermos的漏极接电源输入端，栅极与驱动模块25的输出端一连接，源极与下臂powermos的漏极连接；[0065]下臂powermos的栅极与驱动模块25的输出端二连接，源极接地；[0066]电感l的输入端与两个powermos的源漏公共端连接，输出端接电源输出端，电感l的输出端同时经电容c接地。[0067]drv1～drvn分别对应n个驱动模块25，以第一相位通道为例，第一相位通道的驱动模块drv1的输出端一输出ug1信号，驱动上臂powermos开关；第一相位通道的驱动模块drv1的输出端二输出lg1信号，驱动下臂powermos开关，ug1信号与分相器模块24输出的第一相位通道的脉冲信号同相，通过功率级模块21内的上下臂开关实现对每相的输入端电压高低电平的采样区分，此电压可以表征电感电流大小。[0068]本实施例中的功率级模块21的具体工作原理如下：[0069]当ugn＝h，lgn＝l时，lxn＝vin‑il*rds_上臂mos；[0070]当ugn＝l，lgn＝h时，lxn＝‑il*rds_下臂mos；[0071]其中，ugn为第n相位通道的驱动模块drvn的输出端一输出的信号，且ugn信号与分相器模块24输出的第n相位通道的脉冲信号同相，lgn为第n相位通道的驱动模块drvn的输出端二输出的信号，h代表高电平，l代表低电平，lxn为第n相位通道的输入端电压信号，rds_上臂mos为上臂mos的导通阻抗，rds_下臂mos为下臂mos的导通阻抗，il为对应每相的电感电流大小。[0072]当驱动模块drvn的输出端一ugn输出高电平，输出端二lgn输出低电平时，上臂powermos导通，下臂powermos截止，此时lxn为第n相的输入端电压的高电平信号，用vin减去上臂powermos的导通损耗，即可得到lxn＝vin‑il*rds_上臂mos；[0073]当驱动模块drvn的输出端一ugn输出低电平，输出端二lgn输出高电平时，上臂powermos截止，下臂powermos导通，此时下臂powermos的漏极无电压输入，lxn为第n相的输入端电压的低电平信号，同理，即可得到lxn＝‑il*rds_下臂mos。[0074]由上述可知，功率级模块21内每相位通道的输入端电压包括高电平电压和低电平电压，均可以表征电感电流大小，下文中的采样保持电路模块11通过内部的电路结构对功率级模块21内每相位通道的输入端电压进行采样可以得到低电平电压(上文提到也可以对高电平电压进行采样，本发明中的实施例仅对低电平采样进行说明)，同时，当ugn信号为高电平时，lxn也为高电平，当ugn信号为低电平时，lxn也为低电平，又因为ugn信号与分相器模块24输出的第n相位通道的脉冲信号同相，所以，如图4所示，pwmn信号、lxn信号和ugn信号同相。[0075]作为本发明的一种优选的实施方式，如图5所示，采样保持电路模块11(sampleandhold)包括可开合的开关s11、可开合的开关s21、电容c11和电容c21；[0076]开关s11的输入端接电感l的输入端电压lxn，输出端经开关s21接缓冲器模块12的输入端，开关s11的输出端同时经电容c11接地，开关s21的输出端同时经电容c21接地；[0077]开关s11的开合控制端接sw信号，开关s21的开合控制端接swx信号，swx信号与sw信号反相，sw信号与ontime产生电路模块23产生的脉冲信号pwm反相。[0078]本实施例中的采样保持电路模块11的具体工作原理如下：[0079]ugn信号与分相器模块24输出的第n相位通道的脉冲信号pwmn同相，则ug与ontime产生电路模块23产生的脉冲信号pwm同相，因为sw信号与ontime产生电路模块23产生的脉冲信号pwm反相，所以sw信号与ug信号反相。因此，当sw信号为高电平时，ug信号为低电平，上臂powermos截止，同时，根据mos开关导通特性原理，开关s11闭合，电容c11处于采样(充能)状态，因为swx信号与sw信号反相，swx信号为低电平，开关s21断开，电容c21处于保持状态；同理，当sw信号为低电平时，开关s11断开，开关s21闭合，电容c11处于保持状态，电容c21处于采样状态，使得采样保持电路模块11的输出端输出功率级模块21内每相位通道的输入端电压的低电平信号vhn。[0080]通过上述方式，采样保持电路模块11实现了对功率级模块21内每相位通道的输入端电压低电平信号vhn的采样，即完成了电感电流的谷值电流检测，低电平信号vhn和电容c11采样信号vc11的脉冲波形图如图6所示，由上述，pwm信号、lx信号、vhn信号和vc11信号同相。[0081]根据上述工作原理，vhn＝iln_valley*rds(on)，其中，iln_valley为电感电流的谷值电流点，rds(on)为功率级下臂mos的导通电阻。[0082]作为本发明的一种优选的实施方式，如图7所示，缓冲器模块12(buffer模块)包括pmos管mp1、pmos管mp2、电流源ib1和电流源ib2，两个pmos管的沟道长宽比一致，两个电流源的电流相等；[0083]pmos管mp1的栅极接采样保持电路模块11的电压信号输出端vhn，pmos管mp1和pmos管mp2栅极互连，漏极均接地；[0084]pmos管mp1和pmos管mp2的源极分别与电流源ib1和电流源ib2连接，工作点电压信号vpn和vpn2为两个pmos管的源极电压信号。[0085]采样保持电路模块11的电压信号输出端vhn信号通过两个源随电路产生vpn和vpn2信号，通过源随电路可以设定vpn和vpn2的工作点电压，便于后级的放大器电路进行处理，降低对后级电路的要求。由图7可以得到：[0086]vpn＝vhn vgs[0087]根据pmos管饱和时漏极电流公式其中，up为沟道迁移率，cox为单位面积栅氧化层电容，w为沟道宽度，l为沟道长度，vsg为pmos管源极接驱动时的导通电压(vsg＝‑vgs)，vthp为pmos管的阈值电压(vthp＞0)，可知，mos管的vgs电压和漏极电流电流id是对应关系，即一个电流id值，对应一个vgs电压，如果两个mos管取一样的尺寸，即沟道长宽比一样，也让他们流过一样的漏极电流id，那他们的vgs电压就会相等，又因为vhn相同，根据vpn＝vhn vgs，所以实现了电压平移，从而使得vpn＝vpn2＝vhn vgs。可选地，缓冲器模块12中的pmos管也可以是pnp型三极管。[0088]作为本发明的一种优选的实施方式，如图8所示，pmos管mp1的源极电压信号vpn与误差放大器gm的反相输入端连接，pmos管mp2的源极电压信号vpn2通过电阻网络13rph1～rphn与误差放大器14的同相输入端连接，电阻网络13用于实现各相通道的源极电压信号的平均。[0089]本实施例依据线性电压系统原理，将缓冲器模块12的vpn2输信号出端通过电阻网络rph1～rphn连接至一公共电压节点，从而实现vp12～vpn2的电压平均，再将所述公共电压节点信号vpc传输至误差放大器gm的同相输入端，故vpc的电压信号为：[0090]vpc＝(vp12 vp22 …… vpn2)/n[0091]因此经过误差放大器14gm将差值电压转换为每相的电流误差信号为：[0092]ierrn＝gm*(vpc‑vpn)[0093]其中，gm为误差放大器14gm的运算放大倍数，ierrn为转换器中每相位通道的电流误差信号。[0094]根据上述原理，当vpn信号高于vpc越多时，对应相位通道的电流误差信号ierrn越大，则经过多工选择器15输出的电流平衡信号ierr越大。[0095]作为本发明的一种优选的实施方式，如图8所示，各相通道的误差放大器gm的输出端与多工选择器muxn的输入端连接，多工选择器muxn接收误差放大器gm产生的各相通道的电流误差信号ierr1～ierrn，各相通道的电流误差信号ierr1～ierrn在clkn时钟信号的选择下输出电流平衡信号ierr1～ierr并进入ontime产生电路模块23。[0096]作为本发明的一种优选的实施方式，如图9所示，ontime产生电路模块23(tongen模块)包括电流平衡控制电路231、电容充放电电路232、vclk时钟信号产生电路233和比较器二，电流平衡控制电路231与比较器二的同相输入端连接，电容充放电电路232与比较器二的反相输入端连接，比较器一22的输出端与vclk时钟信号产生电路233的输入端一连接，vclk时钟信号产生电路233的输入端二与比较器二的输出端连接。具体的，当ontime产生电路模块23产生的脉冲信号pwm为高电平时，对应功率级模块21内的上臂powermos为开。其中，电流平衡控制电路231通过接收电流平衡信号ierr调整ontime产生电路模块23输出的脉冲信号pwm的占空比，当某一相位通道的电流误差信号ierrn越大时，则对应相的pwmn的占空比越小，从而减小该相电感电流的输出，反之，当ierrn越小时，对应相的pwmn的占空比越大，从而增大该相电感电流的输出，达到各相的pwm信号改变和对应通道电流的调整和平衡的目的。对应地，电流平衡信号ierr与各相的pwm信号的脉冲波形图如图10所示，其中vout为电源输出端的电压信号。[0097]作为本发明的一种优选的实施方式，电流平衡控制电路231包括一负反馈比较器和电阻rt；[0098]负反馈放大器的同相输入端接电源输出端信号，输出端经电阻rt与比较器二的同相输入端连接，电流平衡信号同时与比较器二的同相输入端连接。[0099]电流平衡电路输出vt信号至比较器二的同相输入端，电流平衡电路通过将电流误差信号ierrn1～ierrn叠加并影响输出端vt信号的大小以实现电流平衡的调整目的。具体的，如图10中的电流平衡电路所示，根据负反馈放大器的工作原理，vt＝vout‑ierr*rt，当电流平衡信号ierr越大时，vt信号越小，电流平衡信号ierr越小时，vt信号越大。[0100]作为本发明的一种优选的实施方式，vclk时钟信号产生电路233包括rs触发器、反相器x3和反相器x4，rs触发器由与非门x1和与非门x2构成；[0101]rs触发器的r端与比较器二的输出端连接，s端通过反相器x3与比较器一22的输入端连接，与非门x1的输出端通过反相器x4输出ontime产生电路模块23产生的脉冲信号，其中，比较器一22输出trig信号触发ontime产生电路模块23工作。[0102]作为本发明的一种优选的实施方式，电容充放电电路232包括可开合的开关s31、电流源ib3和电容ct，电流源ib3经电容ct接地，电容ct的两端并联有开关s31，开关s31的开合控制端接与非门x3的输出端，电容ct的电极板电压信号vr与比较器二的反相输入端连接。[0103]根据上述实施方式，vclk时钟信号产生电路233产生的vclk时钟信号与电容充放电电路232中的开关s31的开合控制端连接，整个ontime产生电路模块23通过比较器二，将vt信号和电容充放电电路232输出的充放电信号vr进行比较产生pwm信号。[0104]整个ontime产生电路模块23的工作原理如下所述，如图11所示，当trig信号为高电平时，trig信号通过rs触发器，产生pwm为高电平的动作：[0105]具体地，rs触发器的s端输入低电平，则与非门x2输出高电平，pwm通过反相器x4输出高电平，则与非门x1输出低电平；与非门x2输出高电平，与非门x1输出低电平，根据rs触发器的工作原理，此时比较器二输出高电平脉冲信号ton，可得此时vr＜vt，电容ct处于未饱和状态；因为vclk信号与pmw信号通过反相器x4连接，当pwm为高电平时，vclk为低电平，开关s31断开，电容ct开始充电，vr慢慢上升，当vr超过vt信号时，比较器二输出低电平脉冲信号ton，此时，与非门x1输出高电平；经过反相器x4后，pwm输出低电平，至此完成pwm由高电平跳低电平的动作。[0106]当pwm由高电平跳低电平后，vclk跳高电平，开关s31闭合，电容ct开始放电，vr信号快速跳转至低电平，此时比较器二输出高电平脉冲信号ton。当trig信号再次为高电平时，重复前面的工作步骤。[0107]根据电容充放电的工作原理，如图12所示，可得，则比较器二的输出端ton信号的大小为：ton＝(ct*vt)/iton，其中，iton为电流源ib3的电流大小，iton＝vin/r，又因为vt＝vout‑ierr*rt，所以：[0108]ton＝ct*(vout‑ierr*rt)*r/vin[0109]由上述的工作原理，ontime产生电路模块23通过电流平衡信号ierr调节比较器二输出的ton信号，电流平衡信号ierr越大，ton信号的值越小，则对应相位通道的pwmn信号高电平时间越短，对应相位通道的电感电流越小，通过ton信号的改变最终实现改变对应相位通道的pwmn信号高电平时间长短，从而调整和平衡对应通道的电感电流大小。[0110]本发明用较为简单的电路实现多相直流对直流转换器系统中电流平衡电路，并且有较为良好的电流平衡效果。其中，省略各相通道的电流采样环节，以及简化从通道反馈至pwm信号调整的环节，从而提高了各相电流平衡的准确度，减少了各通道电路失配的环节。[0111]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神和基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。[0112]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。当前第1页12当前第1页12
技术领域：
：1.本发明涉及dc‑dc转换器芯片
技术领域：
：，具体涉及一种多相dc‑dc转换器的控制系统和方法。
背景技术：
：：2.多相dc‑dc(multi‑phasedirectcurrenttodirectcurrent)转换器采用多个电流通道同时提供负载电流，故系统可以提供比单相系统更大的负载电流，以及能提供更好的系统动态瞬态性能，同时还能有效的减少输出电压的纹波。另外，由于多电流通道分散系统的供电压力，系统对功率级的元器件的电流和功耗要求降低，也能降低系统成本，由于多相dc‑dc转换器诸多优点，目前已经被应用在各种领域，特别是一些大电流的应用，如cup，gpu供电。3.但是，在多相dc‑dc转换器的应用中，由于出现各相电流通道的差异，以及扰动的影响，系统容易出现各相通道电流不匹配，造成不同的电流通道给负载端提供不同的电流。各相通道电流的失配会导致各通道的发热不一致。严重时，发热较大的那一通道的功率器件会有烧毁的风险。故在多相dc‑dc转换器系统中，需要额外电流平衡装置，让各相的通道电流均匀，避免发热不均而导致的烧毁风险。4.传统的多相dc‑dc转换器系统中的电流平衡技术大部分采用对多相系统的各相通道电流做电流采样的动作，然后做求电流和以及平均的动作，用各相采样的电流和一个预设电流值做差产生一个电流差信号加入系统，控制系统pwm信号产生的方式。例如公开日为2003年12月30日的美国专利us6670794b1《multi‑phasedc‑to‑dcbuckconverterwithmulti‑phasecurrentbalanceandadjustableloadregulation》(一种具有多相电流平衡和可调负载调节功能的多相dc‑dc降压转换器)。传统的技术中不可避免都要进行通道的电流采样，以及做通道电流的运算，得到进入系统调节pwm信号的信号。5.上述技术中，对多相系统的各相通道电流做电流采样的动作，根据采样结果进行电流求和然后平均电流运算，然后用各相采样的电流和平均电流做差产生一个电流误差信号。误差信号进入pwm模块改变各相的占空比实现电流平衡。由于进行通道电流平衡过程中处理环节较多，容易造成某一个环节的各通道处理失配，形成电流平衡的误差。另外，各通道的采样电路和电流运算也造成了电流平衡电路的复杂性。技术实现要素：6.针对上述存在的技术不足，本发明的目的是提供一种多相dc‑dc转换器的控制系统和方法，用较为简单的电路实现多相dc‑dc转换器系统中电流平衡，并且减少各相通道的电流采样环节，简化从通道反馈至pwm信号调整的环节，提高各相电流平衡的准确度，减少各通道电路失配的可能性。7.为解决上述技术问题，本发明采用如下技术方案：8.本发明提供一种多相dc‑dc转换器的控制系统，包括cot架构模块和与cot架构模块连接的电流平衡控制模块，所述cot架构模块包括n个驱动模块、n个功率极模块、ontime产生电路模块和分相器模块，所述电流平衡模块包括n个采样保持电路模块、n个缓冲器模块、n个误差放大器和一多工选择器；所述n的数值为大于零的整数，与转换器内相位通道的数量相对应。9.所述功率级模块的输入端和输出端分别接转换器的电压输入端和电压输出端，所述电压输出端通过比较器一与所述ontime产生电路模块连接，所述ontime产生电路模块产生的脉冲信号经所述分相器模块后产生各相通道的脉冲信号，所述各相通道的脉冲信号与对应通道的驱动模块连接以驱动功率级模块；10.所述采样保持电路模块采集各相通道输入端电压的低电平信号，输出端与对应通道的缓冲器模块连接以得到两个相同的工作点电压信号，所述误差放大器通过电阻网络将对应通道的工作点电压信号与电压平均信号进行求差以得到各相通道的电流误差信号，所述电流误差信号经多工选择器选择后形成电流平衡信号，所述多工选择器的输出端与所述ontime产生电路模块连接以调整所述各相通道的脉冲信号。11.优选地，所述功率级模块包括上臂powermos、下臂powermos、电感l和电容c；12.所述上臂powermos的漏极接转换器的电压输入端，栅极与所述驱动模块的输出端一连接，源极与所述下臂powermos的漏极连接；13.所述下臂powermos的栅极与所述驱动模块的输出端二连接，源极接地；14.所述电感l的输入端与两个powermos的源漏公共端连接，输出端接转换器的电压输出端，所述电感l的输出端同时经所述电容c接地。15.优选地，所述采样保持电路模块包括可开合的开关s11、可开合的开关s21、电容c11和电容c21；16.所述开关s11的输入端接所述电感l的输入端电压，输出端经所述开关s21接所述缓冲器模块的输入端，所述开关s11的输出端同时经所述电容c11接地，所述开关s21的输出端同时经所述电容c21接地；17.所述开关s11的开合控制端接sw信号，所述开关s21的开合控制端接swx信号，所述swx信号与所述sw信号反相，所述sw信号与所述ontime产生电路模块产生的脉冲信号反相。18.优选地，所述缓冲器模块包括pmos管mp1、pmos管mp2、电流源ib1和电流源ib2，两个pmos管的沟道长宽比一致，两个电流源的电流相等；19.所述pmos管mp1的栅极接所述采样保持电路的电压信号输出端，所述pmos管mp1和所述pmos管mp2栅极互连，漏极均接地；20.所述pmos管mp1和所述pmos管mp2的源极分别与所述电流源ib1和电流源ib2连接，所述工作点电压信号为两个pmos管的源极电压信号；21.所述pmos管mp1的源极电压信号与所述误差放大器的反相输入端连接，所述pmos管mp2的源极电压信号通过所述电阻网络与所述误差放大器的同相输入端连接，所述电阻网络用于实现各相通道的源极电压信号的平均。22.优选地，各相通道的误差放大器的输出端与所述多工选择器的输入端连接，所述多工选择器接收所述误差放大器产生的各相通道的电流误差信号，各相通道的电流误差信号在clkn时钟信号的作用下输出所述电流平衡信号，所述clkn时钟信号与所述各相通道的脉冲信号同相。23.优选地，所述ontime产生电路模块包括电流平衡控制电路、电容充放电电路、vclk时钟信号产生电路和比较器二，所述电流平衡控制电路与所述比较器二的同相输入端连接，所述电容充放电电路与所述比较器二的反相输入端连接，所述比较器一的输出端与vclk时钟信号产生电路的输入端一连接，所述vclk时钟信号产生电路的输入端二与所述比较器二的输出端连接。24.优选地，所述电流平衡控制电路包括一负反馈比较器和电阻rt；25.所述负反馈放大器的同相输入端接所述转换器的电压输出端信号，输出端经所述电阻rt与所述比较器二的同相输入端连接，所述电流平衡信号同时与所述比较器二的同相输入端连接。26.优选地，所述vclk时钟信号产生电路包括rs触发器、反相器x3和反相器x4，所述rs触发器由与非门x1和与非门x2构成；27.所述rs触发器的r端与所述比较器二的输出端连接，s端通过所述反相器x3与所述比较器一的输入端连接，所述与非门x1的输出端通过所述反相器x4输出所述ontime产生电路模块产生的脉冲信号。28.优选地，所述电容充放电电路包括可开合的开关s31、电流源ib3和电容ct，所述电流源ib3经所述电容ct接地，所述电容ct的两端并联有所述开关s31，所述开关s31的开合控制端接所述与非门x3的输出端，所述电容ct的电极板电压信号与所述比较器二的反相输入端连接。29.本发明还提供一种基于权利要求1所述的一种多相dc‑dc转换器的控制方法，所述控制方法为：30.所述ontime产生电路模块产生的脉冲信号经所述分相器模块后产生各相通道的脉冲信号，所述各相通道的脉冲信号与对应通道的驱动模块连接以驱动功率级模块；31.所述采样保持电路模块采集各相通道输入端电压的低电平信号，输出端与对应通道的缓冲器模块连接以得到两个相同的工作点电压信号，所述误差放大器通过电阻网络将对应通道的工作点电压信号与电压平均信号进行求差以得到各相通道的电流误差信号，所述电流误差信号经多工选择器选择后形成电流平衡信号，所述多工选择器的输出端与所述ontime产生电路模块连接以调整所述各相通道的脉冲信号。32.本发明的有益效果在于：33.(1)本发明将电流平衡控制模块与传统的cot架构模块连接，在电流平衡模块内设置分别对应多个相位通道的多个采样保持电路模块和误差放大器，通过多个采样保持电路模块得到各相对应电感电流的电压信号，然后通过一端与电阻网络连接的多个误差放大器得到各相对应电感电流的电压信号的平均值，从而使误差放大器输出多个电流误差信号。34.(2)本发明在传统的cot架构模块内设置ontime产生电路模块和分相器模块，电流平衡控制模块中各相对应的电流误差信号进入cot架构模块后，分别控制各相通道的脉冲信号的产生并调整大小，最后影响输出级的电感电流。35.上述(1)中的电感电流的的采样方式和(2)中的平衡架构模块减少了各相通道的电流采样环节，简化了从通道反馈至pwm信号调整的环节，提高了各相电流平衡的准确度，从而减少了各通道电路失配的可能性。附图说明36.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。37.图1为本发明实施例提供的一种多相dc‑dc转换器的控制系统的各模块连接示意图；38.图2为本发明实施例提供的一种脉冲信号pwm、各相通道的脉冲信号pwmn和clkn时钟信号的工作波形图；39.图3为本发明实施例提供的一种功率极模块(与驱动模块连接)的电路结构示意图；40.图4为本发明实施例提供的一种各相通道的脉冲信号pwmn、驱动模块的输出端一ugn和功率极模块内第n相位通道的输入端电压信号lxn的工作波形图；41.图5为本发明实施例提供的一种采样保持电路模块的电路结构示意图；42.图6为本发明实施例提供的一种pwm信号、lx信号、vhn信号和vc11信号地工作波形图；43.图7为本发明实施例提供的一种缓冲器模块的电路结构示意图；44.图8为本发明实施例提供的一种多相dc‑dc转换器的控制系统和方法的电路结构示意图；45.图9为本发明实施例提供的一种ontime产生电路模块的电路结构示意图；46.图10为本发明实施例提供的一种电源输出端电压vout、电流平衡信号ierr和脉冲信号pwm的工作波形图；47.图11为图9中ontime产生电路模块各节点脉冲信号的工作波形图；48.图12为一种电容充电放电原理图(现有技术原理)。49.附图标记说明：[0050]1‑电流平衡控制模块，11‑采样保持电路模块，12‑缓冲器模块，13‑电阻网络，14‑误差放大器，15‑多工选择器，2‑cot架构模块，21‑功率级模块，22‑比较器一，23‑ontime产生电路模块，231‑电流平衡控制电路，232‑电容充放电电路，233‑vclk时钟信号产生电路，24‑分相器模块，25‑驱动模块。具体实施方式[0051]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0052]实施例[0053]如图1和图8所示，本发明提供了一种多相dc‑dc转换器的控制系统和方法，包括cot架构模块2和与cot架构模块2连接的电流平衡控制模块1(senseblock模块)，cot架构模块2包括驱动模块25、功率极模块21、ontime产生电路模块23和分相器模块24，电流平衡控制模块1包括采样保持电路模块11、缓冲器模块12、误差放大器14和多工选择器15；转换器的各相位通道均包括驱动模块25、功率级模块21、采样保持电路模块11、缓冲器模块12和误差放大器14；[0054]功率级模块21的输入端接电源输入端，输出端接电源输出端，电源输出端通过比较器一22与ontime产生电路模块23连接，ontime产生电路模块23产生的脉冲信号pwm经分相器模块24后产生各相通道的脉冲信号pwmn，各相通道的脉冲信号pwmn与对应通道的驱动模块25连接以驱动功率级模块21；[0055]采样保持电路模块11采集各相通道输入端电压的低电平信号，输出端与对应通道的缓冲器模块12连接以得到两个相同的工作点电压信号，误差放大器14通过电阻网络13将对应通道的工作点电压信号与电压平均信号进行求差以得到各相通道的电流误差信号，电流误差信号经多工选择器15选择后形成电流平衡信号，多工选择器15的输出端与ontime产生电路模块23连接以调整各相通道的脉冲信号pwmn。[0056]如图2所示，pwm为ontime产生电路模块23产生的脉冲信号，pwm1～pwmn为分相器模块24分相产生的各相通道的脉冲信号，clk1～clkn为分相器模块24内部的时钟信号。[0057]本实施例的多相dc‑dc转换器系统为n相dc‑dc转换器，与典型的cot架构相结合。由上述可知，转换器的各相位通道均包括驱动模块25、功率级模块21、采样保持电路模块11、缓冲器模块12和误差放大器14，则整个系统包含n个功率级模块21、n个驱动模块25、n个采样保持电路模块11、n个缓冲器模块12和n个误差放大器14。[0058]本实施例中cot架构模块2的工作原理为：[0059]n个功率级模块21连接vin(电源输入端)，n个驱动模块25驱动n个功率级模块21给vout(电源输出端)提供能量，通过vout反馈信号进入比较器一22和vref(比较器另一输入端连接的参考电压信号)信号进行比较。当vout反馈信号低于vref信号时，比较器一22输出高电平触发ontime产生电路模块23工作，同时，ontime产生电路模块23接收电流平衡控制模块1中多工选择器15输出的电流平衡信号，并根据系统内的电流平衡信号产生脉冲信号pwm，脉冲信号pwm经分相器模块24后产生各相通道的脉冲信号pwmn，各相通道的脉冲信号pwmn与对应通道的驱动模块25连接以驱动功率级模块21，最终实现vout的电压稳定输出。[0060]本实施例中电流平衡控制模块1的工作原理为：[0061]n个采样保持电路模块11的输入端连接对应通道的功率级模块21内输入端电压，并通过内部的电路结构对输入端电压的低电平进行采样，输出端与对应通道的缓冲器模块12连接；缓冲器模块12通过自身的电路结构得到两个相同的工作点电压信号(即上述的功率级模块21内输入端电压的低电平信号)，n个缓冲器模块12分别与对应各相通道输出级的n个误差放大器14连接，每个误差放大器14的第一端接收功率级模块21内输入端电压的低电平信号，另一端通过电阻网络13接收各相对应通道的低电平信号的平均值，其中，每个误差放大器14第一端表征各相的电感电流大小，第二端表征各相电感电流的平均值，经过误差放大器14后产生n个各相通道的电流误差信号，每相电流误差信号经过多工选择器15选择后形成电流平衡信号进入cot架构模块2内的ontime产生电路模块23，当某一相电流误差信号较大时，对应该相通道的脉冲信号pwmn的占空比就会减小，从而导致该相通道的电感电流减小，最终使得系统中各相的电感电流处于电流平衡的状态。[0062]本发明的采样保持电路模块11通过调整内部电路结构还可以对功率级模块21内输入端电压的高电平信号进行采样，对应地，还需将比较器一22的输入端vout反馈信号和vref信号反接以保证当vout反馈信号高于vref信号时，比较器一22输出高电平触发ontime产生电路模块23工作。[0063]作为本发明的一种优选的实施方式，如图3所示，功率级模块21包括上臂powermos、下臂powermos、电感l和电容c；[0064]上臂powermos的漏极接电源输入端，栅极与驱动模块25的输出端一连接，源极与下臂powermos的漏极连接；[0065]下臂powermos的栅极与驱动模块25的输出端二连接，源极接地；[0066]电感l的输入端与两个powermos的源漏公共端连接，输出端接电源输出端，电感l的输出端同时经电容c接地。[0067]drv1～drvn分别对应n个驱动模块25，以第一相位通道为例，第一相位通道的驱动模块drv1的输出端一输出ug1信号，驱动上臂powermos开关；第一相位通道的驱动模块drv1的输出端二输出lg1信号，驱动下臂powermos开关，ug1信号与分相器模块24输出的第一相位通道的脉冲信号同相，通过功率级模块21内的上下臂开关实现对每相的输入端电压高低电平的采样区分，此电压可以表征电感电流大小。[0068]本实施例中的功率级模块21的具体工作原理如下：[0069]当ugn＝h，lgn＝l时，lxn＝vin‑il*rds_上臂mos；[0070]当ugn＝l，lgn＝h时，lxn＝‑il*rds_下臂mos；[0071]其中，ugn为第n相位通道的驱动模块drvn的输出端一输出的信号，且ugn信号与分相器模块24输出的第n相位通道的脉冲信号同相，lgn为第n相位通道的驱动模块drvn的输出端二输出的信号，h代表高电平，l代表低电平，lxn为第n相位通道的输入端电压信号，rds_上臂mos为上臂mos的导通阻抗，rds_下臂mos为下臂mos的导通阻抗，il为对应每相的电感电流大小。[0072]当驱动模块drvn的输出端一ugn输出高电平，输出端二lgn输出低电平时，上臂powermos导通，下臂powermos截止，此时lxn为第n相的输入端电压的高电平信号，用vin减去上臂powermos的导通损耗，即可得到lxn＝vin‑il*rds_上臂mos；[0073]当驱动模块drvn的输出端一ugn输出低电平，输出端二lgn输出高电平时，上臂powermos截止，下臂powermos导通，此时下臂powermos的漏极无电压输入，lxn为第n相的输入端电压的低电平信号，同理，即可得到lxn＝‑il*rds_下臂mos。[0074]由上述可知，功率级模块21内每相位通道的输入端电压包括高电平电压和低电平电压，均可以表征电感电流大小，下文中的采样保持电路模块11通过内部的电路结构对功率级模块21内每相位通道的输入端电压进行采样可以得到低电平电压(上文提到也可以对高电平电压进行采样，本发明中的实施例仅对低电平采样进行说明)，同时，当ugn信号为高电平时，lxn也为高电平，当ugn信号为低电平时，lxn也为低电平，又因为ugn信号与分相器模块24输出的第n相位通道的脉冲信号同相，所以，如图4所示，pwmn信号、lxn信号和ugn信号同相。[0075]作为本发明的一种优选的实施方式，如图5所示，采样保持电路模块11(sampleandhold)包括可开合的开关s11、可开合的开关s21、电容c11和电容c21；[0076]开关s11的输入端接电感l的输入端电压lxn，输出端经开关s21接缓冲器模块12的输入端，开关s11的输出端同时经电容c11接地，开关s21的输出端同时经电容c21接地；[0077]开关s11的开合控制端接sw信号，开关s21的开合控制端接swx信号，swx信号与sw信号反相，sw信号与ontime产生电路模块23产生的脉冲信号pwm反相。[0078]本实施例中的采样保持电路模块11的具体工作原理如下：[0079]ugn信号与分相器模块24输出的第n相位通道的脉冲信号pwmn同相，则ug与ontime产生电路模块23产生的脉冲信号pwm同相，因为sw信号与ontime产生电路模块23产生的脉冲信号pwm反相，所以sw信号与ug信号反相。因此，当sw信号为高电平时，ug信号为低电平，上臂powermos截止，同时，根据mos开关导通特性原理，开关s11闭合，电容c11处于采样(充能)状态，因为swx信号与sw信号反相，swx信号为低电平，开关s21断开，电容c21处于保持状态；同理，当sw信号为低电平时，开关s11断开，开关s21闭合，电容c11处于保持状态，电容c21处于采样状态，使得采样保持电路模块11的输出端输出功率级模块21内每相位通道的输入端电压的低电平信号vhn。[0080]通过上述方式，采样保持电路模块11实现了对功率级模块21内每相位通道的输入端电压低电平信号vhn的采样，即完成了电感电流的谷值电流检测，低电平信号vhn和电容c11采样信号vc11的脉冲波形图如图6所示，由上述，pwm信号、lx信号、vhn信号和vc11信号同相。[0081]根据上述工作原理，vhn＝iln_valley*rds(on)，其中，iln_valley为电感电流的谷值电流点，rds(on)为功率级下臂mos的导通电阻。[0082]作为本发明的一种优选的实施方式，如图7所示，缓冲器模块12(buffer模块)包括pmos管mp1、pmos管mp2、电流源ib1和电流源ib2，两个pmos管的沟道长宽比一致，两个电流源的电流相等；[0083]pmos管mp1的栅极接采样保持电路模块11的电压信号输出端vhn，pmos管mp1和pmos管mp2栅极互连，漏极均接地；[0084]pmos管mp1和pmos管mp2的源极分别与电流源ib1和电流源ib2连接，工作点电压信号vpn和vpn2为两个pmos管的源极电压信号。[0085]采样保持电路模块11的电压信号输出端vhn信号通过两个源随电路产生vpn和vpn2信号，通过源随电路可以设定vpn和vpn2的工作点电压，便于后级的放大器电路进行处理，降低对后级电路的要求。由图7可以得到：[0086]vpn＝vhn vgs[0087]根据pmos管饱和时漏极电流公式其中，up为沟道迁移率，cox为单位面积栅氧化层电容，w为沟道宽度，l为沟道长度，vsg为pmos管源极接驱动时的导通电压(vsg＝‑vgs)，vthp为pmos管的阈值电压(vthp＞0)，可知，mos管的vgs电压和漏极电流电流id是对应关系，即一个电流id值，对应一个vgs电压，如果两个mos管取一样的尺寸，即沟道长宽比一样，也让他们流过一样的漏极电流id，那他们的vgs电压就会相等，又因为vhn相同，根据vpn＝vhn vgs，所以实现了电压平移，从而使得vpn＝vpn2＝vhn vgs。可选地，缓冲器模块12中的pmos管也可以是pnp型三极管。[0088]作为本发明的一种优选的实施方式，如图8所示，pmos管mp1的源极电压信号vpn与误差放大器gm的反相输入端连接，pmos管mp2的源极电压信号vpn2通过电阻网络13rph1～rphn与误差放大器14的同相输入端连接，电阻网络13用于实现各相通道的源极电压信号的平均。[0089]本实施例依据线性电压系统原理，将缓冲器模块12的vpn2输信号出端通过电阻网络rph1～rphn连接至一公共电压节点，从而实现vp12～vpn2的电压平均，再将所述公共电压节点信号vpc传输至误差放大器gm的同相输入端，故vpc的电压信号为：[0090]vpc＝(vp12 vp22 …… vpn2)/n[0091]因此经过误差放大器14gm将差值电压转换为每相的电流误差信号为：[0092]ierrn＝gm*(vpc‑vpn)[0093]其中，gm为误差放大器14gm的运算放大倍数，ierrn为转换器中每相位通道的电流误差信号。[0094]根据上述原理，当vpn信号高于vpc越多时，对应相位通道的电流误差信号ierrn越大，则经过多工选择器15输出的电流平衡信号ierr越大。[0095]作为本发明的一种优选的实施方式，如图8所示，各相通道的误差放大器gm的输出端与多工选择器muxn的输入端连接，多工选择器muxn接收误差放大器gm产生的各相通道的电流误差信号ierr1～ierrn，各相通道的电流误差信号ierr1～ierrn在clkn时钟信号的选择下输出电流平衡信号ierr1～ierr并进入ontime产生电路模块23。[0096]作为本发明的一种优选的实施方式，如图9所示，ontime产生电路模块23(tongen模块)包括电流平衡控制电路231、电容充放电电路232、vclk时钟信号产生电路233和比较器二，电流平衡控制电路231与比较器二的同相输入端连接，电容充放电电路232与比较器二的反相输入端连接，比较器一22的输出端与vclk时钟信号产生电路233的输入端一连接，vclk时钟信号产生电路233的输入端二与比较器二的输出端连接。具体的，当ontime产生电路模块23产生的脉冲信号pwm为高电平时，对应功率级模块21内的上臂powermos为开。其中，电流平衡控制电路231通过接收电流平衡信号ierr调整ontime产生电路模块23输出的脉冲信号pwm的占空比，当某一相位通道的电流误差信号ierrn越大时，则对应相的pwmn的占空比越小，从而减小该相电感电流的输出，反之，当ierrn越小时，对应相的pwmn的占空比越大，从而增大该相电感电流的输出，达到各相的pwm信号改变和对应通道电流的调整和平衡的目的。对应地，电流平衡信号ierr与各相的pwm信号的脉冲波形图如图10所示，其中vout为电源输出端的电压信号。[0097]作为本发明的一种优选的实施方式，电流平衡控制电路231包括一负反馈比较器和电阻rt；[0098]负反馈放大器的同相输入端接电源输出端信号，输出端经电阻rt与比较器二的同相输入端连接，电流平衡信号同时与比较器二的同相输入端连接。[0099]电流平衡电路输出vt信号至比较器二的同相输入端，电流平衡电路通过将电流误差信号ierrn1～ierrn叠加并影响输出端vt信号的大小以实现电流平衡的调整目的。具体的，如图10中的电流平衡电路所示，根据负反馈放大器的工作原理，vt＝vout‑ierr*rt，当电流平衡信号ierr越大时，vt信号越小，电流平衡信号ierr越小时，vt信号越大。[0100]作为本发明的一种优选的实施方式，vclk时钟信号产生电路233包括rs触发器、反相器x3和反相器x4，rs触发器由与非门x1和与非门x2构成；[0101]rs触发器的r端与比较器二的输出端连接，s端通过反相器x3与比较器一22的输入端连接，与非门x1的输出端通过反相器x4输出ontime产生电路模块23产生的脉冲信号，其中，比较器一22输出trig信号触发ontime产生电路模块23工作。[0102]作为本发明的一种优选的实施方式，电容充放电电路232包括可开合的开关s31、电流源ib3和电容ct，电流源ib3经电容ct接地，电容ct的两端并联有开关s31，开关s31的开合控制端接与非门x3的输出端，电容ct的电极板电压信号vr与比较器二的反相输入端连接。[0103]根据上述实施方式，vclk时钟信号产生电路233产生的vclk时钟信号与电容充放电电路232中的开关s31的开合控制端连接，整个ontime产生电路模块23通过比较器二，将vt信号和电容充放电电路232输出的充放电信号vr进行比较产生pwm信号。[0104]整个ontime产生电路模块23的工作原理如下所述，如图11所示，当trig信号为高电平时，trig信号通过rs触发器，产生pwm为高电平的动作：[0105]具体地，rs触发器的s端输入低电平，则与非门x2输出高电平，pwm通过反相器x4输出高电平，则与非门x1输出低电平；与非门x2输出高电平，与非门x1输出低电平，根据rs触发器的工作原理，此时比较器二输出高电平脉冲信号ton，可得此时vr＜vt，电容ct处于未饱和状态；因为vclk信号与pmw信号通过反相器x4连接，当pwm为高电平时，vclk为低电平，开关s31断开，电容ct开始充电，vr慢慢上升，当vr超过vt信号时，比较器二输出低电平脉冲信号ton，此时，与非门x1输出高电平；经过反相器x4后，pwm输出低电平，至此完成pwm由高电平跳低电平的动作。[0106]当pwm由高电平跳低电平后，vclk跳高电平，开关s31闭合，电容ct开始放电，vr信号快速跳转至低电平，此时比较器二输出高电平脉冲信号ton。当trig信号再次为高电平时，重复前面的工作步骤。[0107]根据电容充放电的工作原理，如图12所示，可得，则比较器二的输出端ton信号的大小为：ton＝(ct*vt)/iton，其中，iton为电流源ib3的电流大小，iton＝vin/r，又因为vt＝vout‑ierr*rt，所以：[0108]ton＝ct*(vout‑ierr*rt)*r/vin[0109]由上述的工作原理，ontime产生电路模块23通过电流平衡信号ierr调节比较器二输出的ton信号，电流平衡信号ierr越大，ton信号的值越小，则对应相位通道的pwmn信号高电平时间越短，对应相位通道的电感电流越小，通过ton信号的改变最终实现改变对应相位通道的pwmn信号高电平时间长短，从而调整和平衡对应通道的电感电流大小。[0110]本发明用较为简单的电路实现多相直流对直流转换器系统中电流平衡电路，并且有较为良好的电流平衡效果。其中，省略各相通道的电流采样环节，以及简化从通道反馈至pwm信号调整的环节，从而提高了各相电流平衡的准确度，减少了各通道电路失配的环节。[0111]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神和基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。[0112]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
