一种用于芯片封装的引线框架及制备方法和芯片封装结构与流程

技术特征：
1.一种用于芯片封装的引线框架，包括承载片和复数个按矩阵布置的单元电路，单元电路包括复数个电极，电极包括顶电极和底电极，其特征在于，包括可沉铜油墨层，顶电极布置在可沉铜油墨层的顶面上，底电极布置在可沉铜油墨层的底面上；电极包括布置在可沉铜油墨层中的第一金属化过孔，顶电极与底电极通过第一金属化过孔连接；承载片可剥离地粘贴在可沉铜油墨层和底电极的底面上。2.根据权利要求1所述的用于芯片封装的引线框架，其特征在于，单元电路包括基岛，基岛包括上基岛、下基岛和布置在可沉铜油墨层中的第二金属化过孔；上基岛布置在可沉铜油墨层的顶面上，下基岛布置在可沉铜油墨层的底面上，上基岛与下基岛通过第二金属化过孔连接；承载片可剥离地粘贴在下基岛的底面上。3.根据权利要求1所述的用于芯片封装的引线框架，其特征在于，包括阻焊油墨层，阻焊油墨层覆盖在可沉铜油墨层和顶电极的上方，阻焊油墨层包括与单元电路对应的窗口，顶电极的焊盘裸露于所述的窗口中。4.一种权利要求1所述的引线框架的制备方法，其特征在于，包括以下步骤：401)在铜箔的顶面贴承载膜，在铜箔的底面印刷可沉铜油墨层；402)在可沉铜油墨层上光刻或激光镭射出第一过孔，对第一过孔电镀金属填孔，形成所述的第一金属化过孔；在可沉铜油墨层的底面金属化镀铜，形成镀铜层；403)在镀铜层的底面上覆盖第一感光膜，第一感光膜通过光刻制作出与底电极对应的、镂空的图形；对镀铜层蚀刻，在可沉铜油墨层的下方形成底电极；404)将承载片可剥离地粘贴在可沉铜油墨层和底电极的底面上，将铜箔顶面的承载膜剥离，在铜箔顶面覆盖第二感光膜；405)第二感光膜通过光刻制作出与顶电极对应的、镂空的图形，对铜箔蚀刻，在可沉铜油墨层上方形成顶电极。5.根据权利要求4所述的制备方法，其特征在于，所述的单元电路包括基岛，基岛包括上基岛、下基岛和布置在可沉铜油墨层中的第二金属化过孔；上基岛布置在可沉铜油墨层的顶面上，下基岛布置在可沉铜油墨层的底面上，上基岛与下基岛通过第二金属化过孔连接；承载片可剥离地粘贴在下基岛的底面上，制备方法包括以下步骤：501)在步骤402中，在可沉铜油墨层上同时光刻或激光镭射出第二过孔，对第二过孔电镀金属填孔，形成所述的第二金属化过孔；502)在步骤403中，第一感光膜通过光刻制作出与底电极及下基岛对应的、镂空的图形；对镀铜层蚀刻，在可沉铜油墨层的下方形成底电极和下基岛；503)在步骤404中，承载片同时可剥离地粘贴在下基岛的底面上；504)在步骤405中，第二感光膜通过光刻制作出与顶电极及上基岛对应的、镂空的图形；对铜箔蚀刻时，在可沉铜油墨层上方同时形成上基岛。6.根据权利要求4或5所述的制备方法，其特征在于，所述的蚀刻为酸性蚀刻或碱性蚀刻。7.根据权利要求4所述的制备方法，其特征在于，步骤405完成后，在可沉铜油墨层和顶电极的上方印刷阻焊油墨层；阻焊油墨层包括与单元电路对应的窗口，顶电极的焊盘裸露于所述的窗口中。8.一种芯片封装结构，包括芯片、封装胶层和复数个电极，其特征在于，包括可沉铜油
墨层，电极包括顶电极、底电极和布置在可沉铜油墨层中的第一金属化过孔，顶电极布置在可沉铜油墨层的顶面上，底电极布置在可沉铜油墨层的底面上，顶电极与底电极通过第一金属化过孔连接；封装胶层覆盖在可沉铜油墨层和顶电极的上方，芯片封装在封装胶层中，芯片的复数个电极分别与复数个顶电极电连接。9.根据权利要求8所述的芯片封装结构，其特征在于，包括阻焊油墨层，所述的芯片为倒装芯片；阻焊油墨层覆盖在可沉铜油墨层和顶电极的上方，并为封装胶层所覆盖；阻焊油墨层包括窗口，顶电极的焊盘裸露于所述的窗口中；倒装芯片布置在窗口中，倒装芯片的复数个电极分别与对应的顶电极的焊盘焊接。10.根据权利要求8所述的芯片封装结构，其特征在于，包括基岛，基岛包括上基岛、下基岛和布置在可沉铜油墨层中的第二金属化过孔；上基岛布置在可沉铜油墨层的顶面上，下基岛布置在可沉铜油墨层的底面上，上基岛与下基岛通过第二金属化过孔连接；所述的芯片为正装芯片，正装芯片的底面固定在上基岛上，正装芯片的复数个电极分别通过键合线与对应的顶电极的焊盘电连接。

技术总结
本发明公开了一种用于芯片封装的引线框架及制备方法和芯片封装结构。引线框架包括承载片、可沉铜油墨层和复数个按矩阵布置的单元电路，单元电路包括复数个电极，电极包括顶电极和底电极，顶电极布置在可沉铜油墨层的顶面上，底电极布置在可沉铜油墨层的底面上；电极包括布置在可沉铜油墨层中的金属化过孔，顶电极与底电极通过金属化过孔连接；承载片可剥离地粘贴在可沉铜油墨层和底电极的底面上。本发明引线框架的顶电极与底电极之间有可沉铜油墨层隔开，两者仅通过金属化过孔连接，顶电极的尺寸和形状不受底电极的限制，单元电路的布线较为方便。线较为方便。线较为方便。


技术研发人员：沈正 王成 沈洁 何忠亮
受保护的技术使用者：深圳市鼎华芯泰科技有限公司
技术研发日：2021.08.11
技术公布日：2021/11/9