半导体装置及半导体装置的制造方法与流程

1.本发明的一个方式涉及一种晶体管、半导体装置及电子设备。另外，本发明的一个方式涉及一种半导体装置的制造方法。另外，本发明的一个方式涉及一种半导体芯片及模块。
2.注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
3.注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。


背景技术：

4.此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(ic)、图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。另外，作为其他材料，氧化物半导体受到关注。
5.在氧化物半导体中，发现了既不是单晶也不是非晶的caac(c
‑
axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
6.非专利文献1及非专利文献2中公开了一种使用具有caac结构的氧化物半导体制造晶体管的技术。
7.[先行技术文献]
[0008]
[非专利文献]
[0009]
[非专利文献1]s.yamazaki et al.，“sid symposium digest of technical papers”，2012，volume 43，issue 1，p.183
‑
186
[0010]
[非专利文献2]s.yamazaki et al.，“japanese journal of applied physics”，2014，volume 53，number 4s，p.04ed18
‑1‑
04ed18
‑
10


技术实现要素：

[0011]
发明所要解决的技术问题
[0012]
本发明的一个方式的目的之一是提供一种晶体管特性的不均匀少的半导体装置。另外，本发明的一个方式的目的之一是提供一种高可靠性的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种通态电流大的半导体装置。另外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一
是提供一种低功耗的半导体装置。
[0013]
注意，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个方式不需要实现所有上述目的。另外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
[0014]
解决技术问题的手段
[0015]
本发明的一个方式是一种半导体装置，包括：第一绝缘体；第一绝缘体上的第一氧化物；第一氧化物上的第一导电体及第二导电体；与第一氧化物的侧面接触的第一层及第二层；第一绝缘体、第一层、第二层、第一导电体及第二导电体上的第二绝缘体；第二绝缘体上的第三绝缘体；配置在第一导电体与第二导电体之间且第一氧化物上的第二氧化物；第二氧化物上的第四绝缘体；以及第四绝缘体上的第三导电体，其中，第一层及第二层各自包含第一导电体及第二导电体所含有的金属，并且，与第二绝缘体接触的区域中的第一绝缘体具有金属的浓度比第一层或第二层低的区域。
[0016]
在上述半导体装置中，优选第一层及第二层各自具有厚度为0.5nm以上且1.5nm以下的区域。
[0017]
另外，在上述半导体装置中，金属优选为钽。
[0018]
另外，在上述半导体装置中，第一氧化物优选包含铟、元素m(m为镓、铝、钇或锡)及锌。
[0019]
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：形成第一绝缘体；在第一绝缘体上形成第一氧化膜；在第一氧化膜上形成第一导电膜；在第一导电膜上形成抗蚀剂掩模；使抗蚀剂掩模固化；通过使用抗蚀剂掩模对第一氧化膜及第一导电膜进行加工来形成岛状的第一氧化物及导电层；通过进行干蚀刻处理来去除因加工而形成在第一绝缘体上的层；在第一绝缘体、第一氧化物及导电层上形成第二绝缘体；在第二绝缘体上形成第三绝缘体；通过在第三绝缘体、第二绝缘体及导电层中形成使第一氧化物露出的开口，来形成第一导电体及第二导电体；在第一绝缘体、第一氧化物及第三绝缘体上形成第二氧化膜；在第二氧化膜上形成绝缘膜；在绝缘膜上形成第二导电膜；以及直到使第三绝缘体露出为止去除第二氧化膜的一部分、绝缘膜的一部分及第二导电膜的一部分。
[0020]
在上述半导体装置的制造方法中，优选使用一个干蚀刻装置连续地进行如下步骤：使抗蚀剂掩模固化；通过使用抗蚀剂掩模对第一氧化膜及第一导电膜进行加工来形成岛状的第一氧化物及导电层；以及通过进行干蚀刻处理来去除因加工而形成在第一绝缘体上的层。
[0021]
本发明的另一个方式是一种半导体装置，包括：具有第一存储器件的第一层；具有第二存储器件的第二层；以及第一绝缘体，其中，第二层设置在第一层的上方，第一存储器件包括第一晶体管及第一电容器件，第二存储器件包括第二晶体管及第二电容器件，第一晶体管包括：第二绝缘体；第二绝缘体上的第一氧化物；第一氧化物上的第一导电体及第二导电体；第一绝缘体、第一导电体及第二导电体上的第三绝缘体；第三绝缘体上的第四绝缘体；配置在第一导电体与第二导电体之间且第一氧化物上的第二氧化物；第二氧化物上的第五绝缘体；以及第五绝缘体上的第三导电体，第二晶体管包括：第六绝缘体；第六绝缘体上的第三氧化物；第三氧化物上的第四导电体及第五导电体；第六绝缘体、第四导电体及第五导电体上的第七绝缘体；第七绝缘体上的第八绝缘体；配置在第四导电体与第五导电体
之间且第三氧化物上的第四氧化物；第四氧化物上的第九绝缘体；以及第九绝缘体上的第六导电体，第一绝缘体具有与第二绝缘体的侧面、第三绝缘体的侧面、第四绝缘体的侧面、第六绝缘体的侧面、第七绝缘体的侧面及第八绝缘体的侧面各自接触的区域，并且，第一氧化物及第三氧化物各自具有氢浓度低于1
×
10
20
atoms/cm3的区域。
[0022]
发明效果
[0023]
根据本发明的一个方式可以提供一种晶体管特性的不均匀少的半导体装置。另外，根据本发明的一个方式可以提供一种高可靠性的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式可以提供一种低功耗的半导体装置。
[0024]
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式不需要具有所有上述效果。另外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
[0025]
附图简要说明
[0026]
图1a是本发明的一个方式的半导体装置的俯视图。图1b至图1d是本发明的一个方式的半导体装置的截面图。
[0027]
图2是本发明的一个方式的半导体装置的截面图。
[0028]
图3a是说明igzo的结晶结构的分类的图。图3b是说明caac
‑
igzo膜的xrd谱的图。图3c是说明caac
‑
igzo膜的纳米束电子衍射图案的图。
[0029]
图4a是本发明的一个方式的半导体装置的俯视图。图4b至图4d是本发明的一个方式的半导体装置的截面图。
[0030]
图5a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图5b至图5d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0031]
图6a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图6b至图6d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0032]
图7a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图7b至图7d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0033]
图8a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图8b至图8d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0034]
图9a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图9b至图9d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0035]
图10a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图10b至图10d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0036]
图11a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图11b至图11d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0037]
图12a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图12b至图12d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0038]
图13a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图13b至图
13d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0039]
图14a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图14b至图14d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0040]
图15a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图15b至图15d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0041]
图16a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图16b至图16d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0042]
图17a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图17b至图17d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0043]
图18a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图18b至图18d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0044]
图19a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图19b至图19d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0045]
图20a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图20b至图20d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0046]
图21a是示出本发明的一个方式的半导体装置的制造方法的俯视图。图21b至图21d是示出本发明的一个方式的半导体装置的制造方法的截面图。
[0047]
图22a及图22b是根据本发明的一个方式的半导体装置的截面图。
[0048]
图23是示出根据本发明的一个方式的存储装置的结构的截面图。
[0049]
图24是示出根据本发明的一个方式的存储装置的结构的截面图。
[0050]
图25a是本发明的一个方式的半导体装置的俯视图。图25b至图25d是本发明的一个方式的半导体装置的截面图。
[0051]
图26是根据本发明的一个方式的半导体装置的截面图。
[0052]
图27是根据本发明的一个方式的半导体装置的截面图。
[0053]
图28a是根据本发明的一个方式的半导体装置的俯视图。图28b是根据本发明的一个方式的半导体装置的截面图。
[0054]
图29是根据本发明的一个方式的半导体装置的截面图。
[0055]
图30是说明用来制造本发明的一个方式的半导体装置的装置的俯视图。
[0056]
图31a是示出根据本发明的一个方式的存储装置的结构例子的方框图。图31b是示出根据本发明的一个方式的存储装置的结构例子的示意图。
[0057]
图32a至图32h是示出根据本发明的一个方式的存储装置的结构例子的电路图。
[0058]
图33是以层级示出各种存储装置的图。
[0059]
图34a是根据本发明的一个方式的半导体装置的方框图。图34b是根据本发明的一个方式的半导体装置的示意图。
[0060]
图35a及图35b是说明电子构件的一个例子的图。
[0061]
图36a至图36e是根据本发明的一个方式的存储装置的示意图。
[0062]
图37a至图37h是示出根据本发明的一个方式的电子设备的图。
[0063]
实施发明的方式
[0064]
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很
容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
[0065]
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映于附图中。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
[0066]
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
[0067]
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
[0068]
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
[0069]
例如，在本说明书等中，当明确地记载为“x与y连接”时，意味着如下情况：x与y电连接；x与y在功能上连接；x与y直接连接。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。在此，x和y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0070]
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
[0071]
此外，在采用极性不同的晶体管或者电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
[0072]
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于开启状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
[0073]
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于开启状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向的沟道形成区域的方向的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
[0074]
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为实效的沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，实效的沟道宽度大于外观上的沟道宽度。
[0075]
在上述情况下，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要预先知道半导体的形状的假定。因此，当不确定半导体的形状时，难以准确地测量实效的沟道宽度。
[0076]
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过对截面tem图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
[0077]
注意，半导体的杂质例如是指构成半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的提高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。此外，有时水也作为杂质起作用。此外，例如有时杂质的混入导致氧化物半导体中的氧空位(有时记为v
o
)的形成。
[0078]
注意，在本说明书等中，氧氮化硅是指在其组成中含氧量多于含氮量的物质。此外，氮氧化硅是指氮含量多于氧含量的物质。
[0079]
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
[0080]
在本说明书等中，“平行”是指两条直线形成的角度为
‑
10度以上且10度以下的状态。因此，也包括该角度为
‑
5度以上且5度以下的状态。“大致平行”是指两条直线形成的角度为
‑
30度以上且30度以下的状态。另外，“垂直”是指两条直线的角度为80度以上且100度以下的状态。因此，也包括该角度为85度以上且95度以下的状态。“大致垂直”是指两条直线形成的角度为60度以上且120度以下的状态。
[0081]
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor，也可以简称为os)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将os晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
[0082]
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的漏极电流在室温下为1
×
10
‑
20
a以下，在85℃下为1
×
10
‑
18
a以下，或在125℃下为1
×
10
‑
16
a以下。
[0083]
(实施方式1)
[0084]
在本实施方式中，使用图1至图22对包括根据本发明的一个方式的晶体管200的半
导体装置的一个例子及其制造方法进行说明。
[0085]
<半导体装置的结构例子>
[0086]
使用图1a至图1d说明包括晶体管200的半导体装置的结构。图1a至图1d是包括晶体管200的半导体装置的俯视图及截面图。图1a是该半导体装置的俯视图。另外，图1b至图1d是该半导体装置的截面图。在此，图1b是沿着图1a中的点划线a1
‑
a2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。图1c是沿着图1a中的点划线a3
‑
a4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。图1d是在图1a中由点划线a5
‑
a6表示的部分的截面图。在图1a的俯视图中，为了明确起见，省略一部分构成要素。
[0087]
本发明的一个方式的半导体装置包括：衬底(未图示)上的绝缘体211、绝缘体211上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的晶体管200、晶体管200上的绝缘体280、绝缘体280上的绝缘体282、绝缘体282上的绝缘体283以及绝缘体283上的绝缘体284。绝缘体211、绝缘体212、绝缘体214、绝缘体280、绝缘体282、绝缘体283及绝缘体284被用作层间膜。另外，该半导体装置还包括与晶体管200电连接且被用作插头的导电体240a及导电体240b。此外，还包括与被用作插头的导电体240a的侧面接触的绝缘体241a及与被用作插头的导电体240b的侧面接触的绝缘体241b。另外，在绝缘体284上、导电体240a上及导电体240b上设置与导电体240a电连接且被用作布线的导电体246a及与导电体240b电连接且被用作布线的导电体246b。另外，在导电体246a上、导电体246b上及绝缘体284上设置绝缘体286。
[0088]
以与绝缘体280、绝缘体282、绝缘体283及绝缘体284等的开口的内壁接触的方式设置绝缘体241a，以与绝缘体241a的侧面接触的方式设置导电体240a的第一导电体，并且在其内侧设置导电体240a的第二导电体。此外，以与绝缘体280、绝缘体282、绝缘体283及绝缘体284等的开口的内壁接触的方式设置绝缘体241b，以与绝缘体241b的侧面接触的方式设置导电体240b的第一导电体，并且在其内侧设置导电体240b的第二导电体。在此，导电体240a的顶面的高度与重叠于导电体246a的区域的绝缘体284的顶面的高度可以大致对齐。另外，导电体240b的顶面的高度与重叠于导电体246b的区域的绝缘体284的顶面的高度可以大致对齐。另外，在晶体管200中，示出层叠有导电体240a的第一导电体与第二导电体并层叠有导电体240b的第一导电体与第二导电体的结构，但是本发明不局限于此。例如，导电体240a及导电体240b也可以各自具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[0089]
[晶体管200]
[0090]
如图1a至图1d所示，晶体管200包括：绝缘体214上的绝缘体216；以埋入绝缘体214或绝缘体216的方式配置的导电体205(导电体205a及导电体205b)；绝缘体216上及导电体205上的绝缘体222；绝缘体222上的绝缘体224；绝缘体224上的氧化物230a；氧化物230a上的氧化物230b；氧化物230b上的氧化物243a、氧化物243b及氧化物230c；氧化物243a上的导电体242a；氧化物243b上的导电体242b；氧化物230c上的氧化物230d；氧化物230d上的绝缘体250；位于绝缘体250上且与氧化物230c的一部分重叠的导电体260(导电体260a及导电体260b)；与氧化物230a的侧面、氧化物230b的侧面、氧化物243a的侧面及导电体242a的侧面接触的层244a；与氧化物230a的侧面、氧化物230b的侧面、氧化物243b的侧面及导电体242b的侧面接触的层244b；以及与绝缘体224的顶面、层244a的侧面、层244b的侧面、导电体242a
的顶面及导电体242b的顶面接触的绝缘体254。另外，氧化物230c与氧化物243a的侧面、氧化物243b的侧面、导电体242a的侧面及导电体242b的侧面接触。另外，绝缘体282与导电体260、绝缘体250、氧化物230d、氧化物230c及绝缘体280的各顶面接触。
[0091]
在绝缘体280设置到达氧化物230b的开口。该开口内配置有氧化物230c、氧化物230d、绝缘体250及导电体260。另外，在晶体管200的沟道长度方向上，导电体242a及氧化物243a与导电体242b及氧化物243b间设置有导电体260、绝缘体250、氧化物230d及氧化物230c。绝缘体250具有与导电体260的侧面接触的区域及与导电体260的底面接触的区域。另外，氧化物230c具有与氧化物230b接触的区域、隔着氧化物230d及绝缘体250与导电体260的侧面重叠的区域、隔着氧化物230d及绝缘体250与导电体260的底面重叠的区域。
[0092]
氧化物230优选包括配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b、配置在氧化物230b上且其至少一部分接触于氧化物230b的氧化物230c、以及配置在氧化物230c上的氧化物230d。
[0093]
注意，在晶体管200中氧化物230具有氧化物230a、氧化物230b、氧化物230c与氧化物230d的四层叠层结构，但是本发明不局限于此。例如，可以采用氧化物230b的单层、氧化物230a与氧化物230b的两层结构、氧化物230b与氧化物230c的两层结构、氧化物230a、氧化物230b与氧化物230c的三层结构、氧化物230a、氧化物230b与氧化物230d的三层结构或者五层以上的叠层结构，氧化物230a、氧化物230b、氧化物230c及氧化物230d也可以各自具有叠层结构。
[0094]
导电体260被用作第一栅(也称为顶栅极)电极，导电体205被用作第二栅(也称为背栅极)电极。另外，绝缘体250被用作第一栅极绝缘体，绝缘体224及绝缘体222被用作第二栅极绝缘体。另外，导电体242a被用作源极和漏极中的一方，导电体242b被用作源极和漏极中的另一方。另外，氧化物230被用作沟道形成区域。
[0095]
在此，图2示出图1b中的沟道形成区域附近的放大图。如图2所示，氧化物230包括被用作晶体管200的沟道形成区域的区域234及夹持区域234并被用作源区域或漏区域的区域236a及区域236b。区域234的至少一部分与导电体260重叠。氧化物230b上设置有导电体242a及导电体242b，区域236a的导电体242a附近及区域236b的导电体242b附近形成有电阻更低的区域。
[0096]
由于氧浓度低或者包含氢、氮、金属元素等杂质等的原因，被用作源区域或漏区域的区域236a及区域236b中的载流子浓度增加而电阻降低。就是说，区域236a及区域236b是与区域234相比载流子浓度高且电阻低的区域。另外，由于与区域236a及区域236b相比氧浓度高且杂质浓度低等的原因，被用作沟道形成区域的区域234中的载流子浓度低而电阻高。另外，也可以在区域234与区域236a(区域236b)之间形成其氧浓度等于或高于区域236a(区域236b)的氧浓度且其氧浓度等于或低于区域234的氧浓度的区域。
[0097]
另外，虽然在图2中区域234的沟道长度方向的幅度与导电体260的幅度一致，但是本发明的一个方式不局限于此。有时区域234的幅度比导电体260的幅度短，或者有时区域234的幅度比导电体260的幅度长。
[0098]
另外，在氧化物230中，有时难以明确地检测出各区域的边界。在各区域中检测出的氢、氮、金属元素等杂质的浓度不一定按每区域分阶段地变化，也可以在各区域中逐渐地变化。就是说，越接近沟道形成区域，氢、氮、金属元素等杂质的浓度越小即可。
[0099]
在晶体管200中，作为包括沟道形成区域的氧化物230(氧化物230a、氧化物230b、氧化物230c及氧化物230d)优选使用能用作半导体的金属氧化物(以下，也称为氧化物半导体)。
[0100]
另外，能用作半导体的金属氧化物的带隙优选为2ev以上，更优选为2.5ev以上。如此，通过使用带隙大的金属氧化物，可以减少晶体管的关态电流(off
‑
state current)。
[0101]
作为氧化物230，例如优选使用包含铟、元素m及锌的in
‑
m
‑
zn氧化物(元素m为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁和钴等中的一种或多种)等的金属氧化物。另外，作为氧化物230也可以使用in
‑
ga氧化物、in
‑
zn氧化物、氧化铟。
[0102]
氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。另外，氧化物230优选具有除了氧之外还包含共同元素(是主要成分)的多个氧化物层的叠层结构。
[0103]
具体而言，优选的是，用于氧化物230a或氧化物230d的金属氧化物中的相对于in的元素m的原子个数比大于用于氧化物230b或氧化物230c的金属氧化物中的相对于in的元素m的原子个数比。相对于in的元素m的原子个数比越大，越容易抑制杂质或氧的扩散。因此，通过在氧化物230b下设置氧化物230a，可以抑制杂质从形成在氧化物230a的下方的结构物向氧化物230b扩散。另外，通过在氧化物230c上设置氧化物230d，可以抑制杂质从形成在氧化物230d的上方的结构物向氧化物230c扩散。
[0104]
换言之，优选的是，用于氧化物230b或氧化物230c的金属氧化物中的相对于元素m的in的原子个数比大于用于氧化物230a或氧化物230d的金属氧化物中的相对于元素m的in的原子个数比。此时，载流子的主要路径为氧化物230b、氧化物230c或其附近，例如氧化物230b与氧化物230c的界面。另外，当氧化物230b及氧化物230c除了氧以外还包含共同元素(是主要成分)时，可以降低氧化物230b和氧化物230c的界面的缺陷态密度，界面散射给载流子传导带来的影响小，因此可以得到大通态电流。
[0105]
注意，为了使氧化物230c成为载流子的主要路径，优选的是，氧化物230c中的相对于主要成分的金属元素的铟的原子个数比大于氧化物230b中的相对于主要成分的金属元素的铟的原子个数比。通过将铟的含量多的金属氧化物用于沟道形成区域，可以增大晶体管的通态电流。因此，通过具有这种结构，可以使氧化物230c成为载流子的主要路径。
[0106]
另外，为了使氧化物230c成为载流子的主要路径，优选氧化物230c的导带底比氧化物230a、氧化物230b及氧化物230d的导带底更远离于真空能级。换言之，氧化物230c的电子亲和势优选大于氧化物230a、氧化物230b及氧化物230d的电子亲和势。
[0107]
氧化物230b及氧化物230c优选都具有结晶性。尤其是，作为氧化物230b及氧化物230c优选使用后述caac
‑
os(c
‑
axis aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)。另外，氧化物230d也可以具有结晶性。
[0108]
通过将caac
‑
os用于氧化物230b及氧化物230c，可以减少氧化物半导体的形成沟道的区域中的杂质及氧空位。因此，可以提供一种其电特性的变动得到抑制，实现稳定的电特性且其可靠性得到提高的晶体管。
[0109]
另外，可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行加热处理也可以减少从氧化物230b被抽出的氧，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
[0110]
另外，caac
‑
os具有容易将氧向垂直于caac结构所包含的结晶的c轴的方向上移动的性质。因此，可以将氧化物230c所包含的氧高效地供应到氧化物230b。
[0111]
caac
‑
os具有结晶性高的致密结构且是杂质、缺陷(氧空位等)少的金属氧化物。尤其是，通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如，400℃以上且600℃以下)进行加热处理，可以使caac
‑
os具有结晶性更高的致密结构。如此，通过进一步提高caac
‑
os的密度，可以进一步降低该caac
‑
os中的杂质或氧的扩散。
[0112]
在使用氧化物半导体的晶体管中，如果氧化物半导体中的沟道形成区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为v
o
h)而可能会生成成为载流子的电子。因此，当在氧化物半导体的沟道形成区域中包含氧空位时，晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的沟道形成区域中，优选尽量减少杂质及氧空位。换言之，优选的是，氧化物半导体中的沟道形成区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
[0113]
相对于此，通过在氧化物半导体附近设置包含通过加热脱离的氧(以下，有时称为过剩氧)的绝缘体而进行加热处理，采用可以从该绝缘体向氧化物半导体供应氧的结构即可。由此，可以由被供应的氧填补氧化物半导体中的沟道形成区域所包括的氧空位。并且，在被供应的氧的一部分与残留在氧化物半导体中的氢起反应时，可以将该氢作为h2o去除(脱水化)。由此，可以抑制在氧化物半导体中形成v
o
h。
[0114]
但是，在源区域或漏区域被供应过剩量的氧时，有可能导致源区域或漏区域的载流子浓度的降低、晶体管200的通态电流的降低或场效应迁移率的降低。并且，供应到源区域或漏区域的氧在衬底的面内产生不均匀，这导致包括晶体管的半导体装置的特性偏差。
[0115]
因此，在氧化物半导体中，优选被用作沟道形成区域的区域234的载流子浓度得到降低而i型化或实质上i型化，另一方面，优选被用作源区域或漏区域的区域236a及区域236b的载流子浓度较高而n型化。就是说，优选的是，向氧化物半导体的区域234供应氧，防止区域236a及区域236b被供应过剩量的氧。
[0116]
例如，通过利用溅射法形成绝缘体254，可以将氧注入到绝缘体224。并且，经过氧化物230c将注入到绝缘体224的氧供应到氧化物230b。由此，可以对占区域234的大部分的氧化物230c及氧化物230b的接触于氧化物230c的区域选择性地供应氧。
[0117]
另外，当作为氧化物230b使用如上述那样的具有致密的结构的caac
‑
os时，可以降低氧化物230b中的杂质及氧的扩散。因此，可以降低供应到氧化物230b的区域234的氧扩散到氧化物230b的区域236a及区域236b。
[0118]
另外，扩散到氧化物230c的过剩氧的一部分也扩散到氧化物230d。与氧化物230c相比，氧不容易扩散到氧化物230d，所以向绝缘体250的氧的扩散相对来说得到抑制。由此，可以抑制通过绝缘体250导电体260被氧化。
[0119]
虽然将在后面说明，但是在对氧化物230a及氧化物230b进行蚀刻时，有时层244a形成在绝缘体224上等(参照图6b至图6d)。通过层244a形成在绝缘体224上，在利用溅射法形成绝缘体254时向绝缘体224注入的氧量被减少。另外，在层244a具有抑制氧的扩散的功能的情况下，绝缘体280等所含的过剩氧的向绝缘体224的扩散被抑制。因此，有供应到氧化物230的沟道形成区域的氧量被减少的担忧。
[0120]
注意，绝缘体224上的层244a有越靠近导电层242b厚度越大且越从导电层242b离开厚度越小的倾向。例如，当晶体管的集成度不同时，有可能层244a的厚度的分布不同。因此，供应到氧化物230的沟道形成区域的氧量产生不均匀。
[0121]
于是，在根据本发明的一个方式的晶体管200中，优选去除绝缘体224上的层244a。另外，在根据本发明的一个方式的晶体管200中，优选抑制层244a的形成并去除绝缘体224上的层244a。
[0122]
层244a的去除使用干蚀刻法或湿蚀刻法即可。尤其是，优选使用干蚀刻法。将在后面说明详细内容。
[0123]
注意，在去除绝缘体224上的层244a时，有时层244a的一部分残留，覆盖氧化物230a、氧化物230b等的侧面地形成层244b(参照图7a至图7d)。在层244b具有抑制氧的扩散的功能的情况下，形成在氧化物230a的侧面及氧化物230b的侧面的层244b可以抑制向区域236a及区域236b混入氧。由此，区域236a及区域236b可以保持低电阻区域。
[0124]
通过此后的工序，配置与氧化物230a的侧面、氧化物230b的侧面、氧化物243a及导电体242a的侧面接触的层244a(参照图1a、图1b及图1d)。就是说，氧化物230a及氧化物230b隔着绝缘体254及不容易扩散氧的层244a与绝缘体280分离。因此，可以抑制绝缘体280所含的过剩氧直接扩散到氧化物230a及氧化物230b。注意，在上述说明中，虽然仅涉及到导电体242a一侧(区域236a一侧)，导电体242b一侧(区域236b一侧)也可以与此相同地抑制过剩氧的扩散。
[0125]
如此，可以对氧化物半导体的区域234选择性地供应氧而实现区域234的i型化或实质上的i型化并且可以抑制扩散到被用作源区域或漏区域的区域236a及区域236b的氧而保持区域236a及区域236b的n型化。由此，可以抑制晶体管200的电特性的变动并抑制衬底面内的晶体管200的电特性偏差。
[0126]
通过采用上述结构，可以提供一种晶体管特性不均匀少的半导体装置。此外，可以提供一种高可靠性的半导体装置。另外，可以提供一种具有良好的电特性的半导体装置。
[0127]
作为评价晶体管的可靠性的参数，例如可以举出通过晶体管的 gbt(gate bias temperature：栅极偏压温度)应力测试测得的漂移电压(vsh)。vsh定义为：在晶体管的漏极电流(id)
‑
栅极电压(vg)曲线中，曲线上的倾斜度最大的点的切线与id＝1pa的直线交叉的vg。另外，vsh的变化量以δvsh表示。
[0128]
在晶体管的 gbt应力测试中，δvsh有时随着时间经过向负方向漂移。另外，δvsh有时示出不向
‑
方向(例如，负方向)变动而向负方向和正方向的双方变动的举动。注意，在本说明书等中，有时将上述举动称为 gbt应力测试中的δvsh的锯齿形举动。
[0129]
通过作为氧化物230c使用作为主要成分不包含元素m的金属氧化物或元素m的比例少的金属氧化物，例如可以降低δvsh、抑制δvsh的锯齿形举动并提高晶体管的可靠性。
[0130]
氧化物230d优选包含构成用于氧化物230c的金属氧化物的金属元素中的至少一个，更优选包含所有该金属元素。例如，优选的是，作为氧化物230c使用in
‑
m
‑
zn氧化物、in
‑
zn氧化物或氧化铟，作为氧化物230d使用in
‑
m
‑
zn氧化物、m
‑
zn氧化物或元素m的氧化物。由此，可以降低氧化物230c与氧化物230d的界面的缺陷态密度。
[0131]
另外，氧化物230d优选为比氧化物230c抑制氧的扩散或透过的金属氧化物。通过在绝缘体250与氧化物230c之间设置氧化物230d，可以防止绝缘体280所包含的氧扩散到绝
缘体250。由此，该氧可以通过氧化物230c高效地供应到氧化物230b。
[0132]
另外，当用于氧化物230d的金属氧化物中的相对于主要成分的金属元素的in的原子个数比小于用于氧化物230c的金属氧化物中的相对于主要成分的金属元素的in的原子个数比时，可以抑制in扩散到绝缘体250一侧。由于绝缘体250被用作栅极绝缘体，因此在in进入绝缘体250等的情况下导致晶体管的特性不良。因此，通过在氧化物230c与绝缘体250之间设置氧化物230d，可以提供一种可靠性高的半导体装置。
[0133]
在此，在氧化物230a、氧化物230b、氧化物230c及氧化物230d的接合部中，导带底平缓地变化。换言之，也可以将上述情况表达为氧化物230a、氧化物230b、氧化物230c及氧化物230d的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面、氧化物230b与氧化物230c的界面以及氧化物230c与氧化物230d的界面的混合层的缺陷态密度。
[0134]
具体而言，通过使氧化物230a与氧化物230b、氧化物230b与氧化物230c以及氧化物230c与氧化物230d除了包含氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物230b为in
‑
m
‑
zn氧化物的情况下，作为氧化物230a、氧化物230c及氧化物230d也可以使用in
‑
m
‑
zn氧化物、m
‑
zn氧化物、元素m的氧化物、in
‑
zn氧化物、氧化铟等。
[0135]
具体而言，作为氧化物230a使用in：m：zn＝1：3：4[原子个数比]或其附近的组成或者in：m：zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。另外，作为氧化物230b，使用in：m：zn＝1：1：1[原子个数比]或其附近的组成、或者in：m：zn＝4：2：3[原子个数比]或其附近的组成的金属氧化物，即可。另外，作为氧化物230c，使用in：m：zn＝4：2：3[原子个数比]或其附近的组成、in：m：zn＝5：1：3[原子个数比]或其附近的组成、或者in：m：zn＝10：1：3[原子个数比]或其附近的组成的金属氧化物，或者氧化铟即可。另外，作为氧化物230d，使用in:m:zn＝1:3:4[原子个数比]或其附近的组成、m:zn＝2:1[原子个数比]或其附近的组成、m:zn＝2:5[原子个数比]或其附近的组成的金属氧化物、或者元素m的氧化物，即可。注意，附近的组成包括所希望的原子个数比的
±
30％的范围。另外，作为元素m优选使用镓。
[0136]
通过作为氧化物230a、氧化物230b、氧化物230c及氧化物230d采用上述结构，可以降低氧化物230a与氧化物230b的界面、氧化物230b与氧化物230c的界面及氧化物230c与氧化物230d的界面的缺陷态密度。因此，界面散射给载流子传导带来的影响减少，从而晶体管200可以得到大通态电流及高频率特性。
[0137]
另外，在从晶体管的沟道长度的截面看时，优选的是，氧化物230b设置有槽部且包含caac
‑
os的氧化物230c埋入于该槽部。此时，氧化物230c以覆盖该槽部的内壁(侧壁及底面)的方式配置。
[0138]
另外，氧化物230b的槽部的深度优选与氧化物230c的厚度大致一致。换言之，与氧化物230b重叠的区域中的氧化物230c的顶面优选与氧化物230b和氧化物243a或氧化物243b的界面大致对齐。例如，当以绝缘体222的底面为基准时，氧化物230b和氧化物243a或氧化物243b的界面的高度与氧化物230c和氧化物230d的界面的高度之差优选为氧化物230c的厚度以下，更优选为氧化物230c的厚度的一半以下。
[0139]
通过采用上述结构，在晶体管中，可以降低v
o
h等缺陷或杂质的影响而在氧化物
230c中形成沟道。因此，可以使晶体管具有良好的电特性。并且，可以提供一种晶体管特性的不均匀少且可靠性高的半导体装置。
[0140]
另外，氧化物230b和氧化物230c的界面及其附近的杂质优选被降低或被去除。尤其是，铝、硅等杂质阻碍氧化物230c及氧化物230b的结晶性或c轴取向性的提高，所以优选被降低或被去除。例如，氧化物230b和氧化物230c的界面及其附近的铝原子的浓度优选为2.0原子％以下，更优选为1.5原子％以下，进一步优选为1.0原子％以下。
[0141]
有时将被铝或硅等杂质妨碍结晶性或c轴取向性的提高而成为a
‑
like os(amorphous
‑
like oxide semiconductor)的金属氧化物的区域称为非caac区域。在非caac区域中，容易产生大量v
o
h。因此，在非caac区域形成在沟道形成区域中时，晶体管有时容易变成常开启化。因此，在沟道形成区域中，优选缩小或去除非caac区域。
[0142]
相对于此，具有caac结构的氧化物230b及氧化物230c形成有致密的结晶结构，因此v
o
h不容易稳定地存在。并且，在后述的加氧化处理中，通过对氧化物230b及氧化物230c供应过剩氧，可以促进v
o
h
→
v
o
h、v
o
o
→
null的反应。由此，可以降低氧化物230b及氧化物230c中的v
o
h及v
o
。如此，当氧化物230b及氧化物230c具有caac结构时，可以抑制晶体管的常开启化。
[0143]
注意，在图2中，埋入有导电体260等的开口(包括氧化物230b的槽部)的侧面与氧化物230b的被形成面大致垂直，但是本发明的一个方式不局限于此。该开口的底部也可以为具有平缓曲面的u字型形状。
[0144]
在此，在氧化物230c中，caac结构所包含的结晶的c轴优选朝向与氧化物230c的被形成面或顶面大致垂直的方向。因此，具有以与上述开口的底面及侧面大致平行的方式结晶层延伸的区域。注意，更优选氧化物230d也具有与氧化物230c相同的结晶结构。
[0145]
另外，上述槽部内的氧化物230c的caac结构所包含的结晶的a
‑
b面与氧化物230b的caac结构所包含的结晶的a
‑
b面所形成的角度优选为60度以下，更优选为45度以下，进一步优选为30度以下。如此，通过减小上述槽部内的氧化物230c的caac结构所包含的结晶的a
‑
b面与氧化物230b的caac结构所包含的结晶的a
‑
b面所形成的角度，可以提高该槽部内的氧化物230c的结晶性。
[0146]
注意，由非caac区域构成的氧化物既可以以由氧化物230b、氧化物243a、氧化物230c及氧化物230d围绕的方式形成，又可以以夹在氧化物230b与氧化物230c之间的方式形成。
[0147]
另外，如图1c所示，在从晶体管200的沟道宽度的截面看时，也可以在氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲(以下，也称为圆形)。
[0148]
上述弯曲面的曲率半径优选大于0nm且小于与导电体242a或导电体242b重叠的区域的氧化物230b的膜厚度或者小于氧化物230b顶面的不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高在后面工序中形成的绝缘体250及导电体260的该槽部的覆盖性。另外，可以防止氧化物230b顶面的不具有上述弯曲面的区域的长度减小而抑制晶体管200的通态电流、迁移率的下降。由此，可以提供一种具有良好电特性的半导体装置。
[0149]
注意，氧化物230c也可以设置在每个晶体管200中。换言之，晶体管200的氧化物230c也可以不接触于与该晶体管200相邻的晶体管200的氧化物230c。另外，也可以将晶体管200的氧化物230c和相邻于该晶体管200的晶体管200的氧化物230c分离。换言之，氧化物230c也可以不配置在晶体管200和相邻于该晶体管200的晶体管200之间。
[0150]
在多个晶体管200配置在沟道宽度方向上的半导体装置具有上述结构时，在晶体管200中分别独立地设置氧化物230c。因此，可以抑制晶体管200和相邻于该晶体管200的晶体管200之间产生寄生晶体管而可以抑制产生沿着导电体260的泄漏路径。因此，可以提供一种具有良好电特性且可以实现微型化或高集成化的半导体装置。
[0151]
例如，当将在晶体管200的沟道宽度方向上彼此相对的晶体管200的氧化物230c的侧端部和相邻于该晶体管200的晶体管200的氧化物230c的侧端部之距离表示为l1时，将l1设定为大于0nm。另外，当将在晶体管200的沟道宽度方向上彼此相对的晶体管200的氧化物230a的侧端部和相邻于该晶体管200的晶体管200的氧化物230a的侧端部之距离表示为l2时，相对于l2的l1的比(l1/l2)的值优选大于0且小于1，更优选为0.1以上且0.9以下，进一步优选为0.2以上且0.8以下。另外，l2也可以为彼此相对的晶体管200的氧化物230b的侧端部和相邻于晶体管200的晶体管200的氧化物230b的侧端部之距离。
[0152]
通过减小上述相对于l2的l1的比(l1/l2)，即使在晶体管200和相邻于该晶体管200的晶体管200之间的不设置氧化物230c的区域产生错位，也可以将晶体管200的氧化物230c和相邻于该晶体管200的晶体管200的氧化物230c分离。
[0153]
另外，通过增大上述相对于l2的l1的比(l1/l2)，即使减小晶体管200和相邻于该晶体管200的晶体管200之间的间隔，也可以确保最小加工尺寸的宽度，可以使半导体装置进一步微型化或高集成化。
[0154]
注意，导电体260、绝缘体250都在相邻的晶体管200间共同使用。换言之，晶体管200的导电体260具有与该晶体管200相邻的晶体管200的导电体260连续地设置的区域。另外，晶体管200的绝缘体250具有与该晶体管200相邻的晶体管200的绝缘体250连续地设置的区域。
[0155]
另外，通过采用上述结构，氧化物230d在晶体管200和相邻于该晶体管200的晶体管200之间具有接触于绝缘体224的区域。晶体管200的氧化物230d也可以与相邻于该晶体管200的晶体管200的氧化物230d彼此分离。此时，绝缘体250在晶体管200和相邻于该晶体管200的晶体管200之间具有接触于绝缘体224的区域。
[0156]
绝缘体211、绝缘体212、绝缘体214、绝缘体254、绝缘体282、绝缘体283、绝缘体284及绝缘体286优选被用作抑制水、氢等杂质从衬底一侧或晶体管200的上方扩散到晶体管200的阻挡绝缘膜。因此，绝缘体211、绝缘体212、绝缘体214、绝缘体254、绝缘体282、绝缘体283、绝缘体284及绝缘体286优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
[0157]
另外，在本说明书中，阻挡绝缘膜是指具有阻挡性的绝缘膜。注意，在本说明书中，阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者，阻挡性是指具有俘获或固定对应的物质(也称为吸杂)的功能。
[0158]
例如，优选的是，作为绝缘体211、绝缘体212、绝缘体283及绝缘体284使用氮化硅等，作为绝缘体214、绝缘体254及绝缘体282使用氧化铝等。由此，可以抑制水、氢等杂质经过绝缘体211、绝缘体212及绝缘体214从衬底一侧扩散到晶体管200一侧。或者，可以抑制绝缘体224等中的氧通过绝缘体211、绝缘体212及绝缘体214扩散至衬底一侧。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体211、绝缘体212、绝缘体214、绝缘体254、绝缘体282、绝缘体283及绝缘体284围绕晶体管200的结构。
[0159]
另外，有时优选降低绝缘体211、绝缘体284及绝缘体286的电阻率。例如，通过使绝缘体211、绝缘体284及绝缘体286的电阻率约为1
×
10
13
ωcm，在半导体装置制造工序的利用等离子体等的处理中，有时绝缘体211、绝缘体284及绝缘体286可以缓和导电体205、导电体242a、导电体242b、导电体260、导电体246a或导电体246b的电荷积聚。绝缘体211、绝缘体284及绝缘体286的电阻率优选为1
×
10
10
ωcm以上且1
×
10
15
ωcm以下。
[0160]
注意，也可以并不一定需要设置绝缘体211或绝缘体212以及绝缘体283或绝缘体284。在此情况下，例如，绝缘体212及绝缘体284利用cvd法使用不包含氢原子或氢原子含量少的化合物气体形成。
[0161]
此外，绝缘体216及绝缘体280的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216及绝缘体280，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
[0162]
导电体205有时被用作第二栅电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压(vth)。尤其是，通过对导电体205供应负电位，可以使晶体管200的vth更大且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0v时的漏极电流。
[0163]
导电体205以与氧化物230及导电体260重叠的方式配置。另外，导电体205优选以填埋于绝缘体214或绝缘体216中的方式设置。
[0164]
另外，如图1a所示，导电体205优选比氧化物230中的不与导电体242a及导电体242b重叠的区域大。尤其是，如图1c所示，导电体205优选延伸到氧化物230a及氧化物230b的与沟道宽度方向交叉的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅极及第二栅极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(s
‑
channel：围绕沟道)结构。
[0165]
在本说明书等中，s
‑
channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外，本说明书等中公开的s
‑
channel结构与fin型结构及平面型结构不同。通过采用s
‑
channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
[0166]
此外，如图1c所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
[0167]
另外，在晶体管200中，导电体205层叠有导电体205a与导电体205b，但是本发明不局限于此。例如，导电体205也可以具有单层结构或者三层以上的叠层结构。另外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[0168]
在此，作为导电体205a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
[0169]
通过作为导电体205a使用具有抑制氧扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率降低。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。由此，作为导电体205a可以采用上述导电材料的单层或叠层。例如，导电体205a可以具有钽、氮化钽、钌或氧化钌与钛或氮化钛的叠层结构。
[0170]
作为导电体205b，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，导电体205b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
[0171]
绝缘体222优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体224相比，绝缘体222优选具有抑制氢和氧中的一方或双方的扩散的功能。
[0172]
绝缘体222优选使用包含作为绝缘材料的铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放到衬底一侧或氢等杂质从晶体管200的周围部扩散到氧化物230的层。因此，通过设置绝缘体222，可以抑制氢等杂质扩散到晶体管200的内侧，而可以抑制在氧化物230中生成氧空位。另外，可以抑制导电体205与绝缘体224或氧化物230所包含的氧起反应。
[0173]
另外，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。或者，也可以对上述绝缘体进行氮化处理。此外，绝缘体222还可以在上述绝缘体上层叠有氧化硅、氧氮化硅或氮化硅。
[0174]
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)、(ba，sr)tio3(bst)等所谓的high
‑
k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high
‑
k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
[0175]
在此，在与氧化物230接触的绝缘体224中，优选通过加热使氧脱离。例如，作为绝缘体224适当地使用氧化硅、氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
[0176]
具体而言，作为绝缘体224优选使用通过加热使一部分氧脱离的氧化物材料，即具有过剩氧区域的绝缘体材料。通过加热使氧脱离的氧化膜是指在tds(thermal desorption spectroscopy：热脱附谱)分析中的氧分子的脱离量为1.0
×
10
18
molecules/cm3以上，优选为1.0
×
10
19
molecules/cm3以上，进一步优选为2.0
×
10
19
molecules/cm3以上，或者3.0
×
10
20
molecules/cm3以上的氧化物膜。进行上述tds分析时的膜的表面温度优选在100℃以上
且700℃以下，或者100℃以上且400℃以下的范围内。
[0177]
另外，也可以以彼此接触的方式对上述具有过剩氧区域的绝缘体和氧化物230进行加热处理、微波处理和rf处理中的任一个或多个处理。通过进行该处理，可以去除氧化物230中的水或氢。例如，在氧化物230中，发生氢进入氧空位而成的缺陷(v
o
h)的键合被切断的反应，换言之发生“v
o
h
→
v
o
h”的反应，来实现脱氢化。在此产生的一部分氢有时键合于氧而作为h2o从氧化物230或氧化物230附近的绝缘体去除。另外，一部分氢有时扩散到导电体242a或导电体242b或者被导电体242a或导电体242b俘获(也称为吸杂)。
[0178]
另外，上述微波处理例如优选使用产生高密度等离子体的功率的装置或对衬底一侧施加rf的功率的装置。例如，通过使用包含氧的气体并使用高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加rf，可以将由高密度等离子体生成的氧自由基高效地引入氧化物230或氧化物230附近的绝缘体中。另外，在上述微波处理中，压力为133pa以上，优选为200pa以上，更优选为400pa以上即可。另外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(o2/(o2 ar))为50％以下，优选为10％以上且30％以下的条件下进行。
[0179]
另外，在晶体管200的制造工程中，加热处理优选在氧化物230的表面露出的状态下进行。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，优选在氧气氛下进行加热处理。由此，对氧化物230供应氧，从而可以减少氧空位。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理之后，在氮气体或惰性气体气氛下连续进行加热处理。
[0180]
通过对氧化物230进行加氧化处理，可以使所供应的氧填补氧化物230中的氧空位，换言之可以促进“v
o
o
→
null”的反应。再者，在所供应的氧与留在氧化物230中的氢起反应时，可以去除该氢作为h2o。由此，可以抑制留在氧化物230中的氢与氧空位再结合而形成v
o
h。
[0181]
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
[0182]
氧化物243a及氧化物243b也可以设置在氧化物230b上。
[0183]
氧化物243a及氧化物243b优选具有抑制氧透过的功能。通过在被用作源电极或漏电极的导电体242a(导电体242b)与氧化物230b之间配置具有抑制氧的透过的功能的氧化物243a(氧化物243b)，导电体242a(导电体242b)与氧化物230b之间的电阻被减少，所以是优选的。通过采用这样的结构，可以提高晶体管200的电特性及晶体管200的可靠性。另外，在能够充分降低导电体242a(导电体242b)与氧化物230b间的电阻的情况下，也可以不设置氧化物243a(氧化物243b)。
[0184]
作为氧化物243a及氧化物243b也可以使用包含元素m的金属氧化物。尤其是，作为元素m优选使用铝、镓、钇或锡。氧化物243a及氧化物243b的元素m的浓度优选比氧化物230b高。此外，作为氧化物243a及氧化物243b也可以使用氧化镓。另外，作为氧化物243a及氧化
物243b也可以使用in
‑
m
‑
zn氧化物等金属氧化物。具体而言，用于氧化物243a及氧化物243b的金属氧化物中的相对于in的元素m的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于in的元素m的原子个数比。此外，氧化物243a及氧化物243b的厚度优选为0.5nm以上且5nm以下，更优选为1nm以上且3nm以下，进一步优选为1nm以上且2nm以下。另外，氧化物243a及氧化物243b优选具有结晶性。在氧化物243a及氧化物243b具有结晶性的情况下，可以有效地抑制氧化物230中的氧的释放。例如，在氧化物243a及氧化物243b具有六方晶等结晶结构的情况下，有时可以抑制氧化物230中的氧的释放。
[0185]
导电体242a设置在氧化物243a上，导电体242b设置在氧化物243b上。导电体242a及导电体242b分别用作晶体管200的源电极或漏电极。
[0186]
作为导电体242a及导电体242b，例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中，尤其优选采用包含钽的氮化物。此外，例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易被氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
[0187]
有时在导电体242a的侧面和导电体242a的顶面之间以及导电体242b的侧面和导电体242b的顶面之间各自具有弯曲面。就是说，侧面的端部和顶面的端部有时弯曲。例如，在该弯曲面在导电体242a及导电体242b的端部具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
[0188]
在不设置氧化物243a(氧化物243b)时，导电体242a(导电体242b)与氧化物230b或氧化物230c接触，所以有时氧化物230b或氧化物230c中的氧向导电体242a(导电体242b)扩散而导电体242a(导电体242b)被氧化。当导电体242a及导电体242b被氧化时，导电体242a及导电体242b的导电率下降的可能性高。注意，也可以将氧化物230b或氧化物230c中的氧扩散到导电体242a及导电体242b的情况称为导电体242a及导电体242b吸收氧化物230b或氧化物230c中的氧。
[0189]
另外，在氧化物230b或氧化物230c中的氧向导电体242a及导电体242b扩散时，有时在导电体242a与氧化物230b间以及导电体242b与氧化物230b间或者在导电体242a与氧化物230c间以及导电体242b与氧化物230c间形成层。该层由于其氧含量比导电体242a或导电体242b多，因此可以估计具有绝缘性。此时，导电体242a或导电体242b、该层、氧化物230b或氧化物230c的三层结构可以看作由金属
‑
绝缘体
‑
半导体形成的三层结构，也可以看作mis(metal
‑
insulator
‑
semiconductor)结构或以mis结构为主的二极管接合结构。
[0190]
注意，有时包含在氧化物230b、氧化物230c等中的氢扩散到导电体242a或导电体242b。尤其是，通过作为导电体242a及导电体242b使用包含钽的氮化物，有时包含在氧化物230b、氧化物230c等中的氢容易扩散到导电体242a或导电体242b，该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说，有时包含在氧化物230b、氧化物230c等中的氢被导电体242a或导电体242b吸收。
[0191]
层244a(层244b)与氧化物230a的侧面、氧化物230b的侧面、氧化物243a(氧化物243b)的侧面及导电体242a(导电体242b)的侧面接触。
[0192]
层244a及层244b有时具有抑制氧的扩散的功能。通过具有上述结构，可以抑制从与导电体242a或导电体242b重叠的区域的氧化物230b及氧化物230a的侧面混入绝缘体280
所含的氧。因此，可以在与导电体242a或导电体242b重叠的区域的氧化物230b的侧面及其附近和氧化物230a的侧面及其附近保持n型。
[0193]
如此，通过使与被用作源电极及漏电极的导电体242a或导电体242b重叠的氧化物230a的侧面及氧化物230b的侧面为n型，可以提高晶体管200的通态电流。
[0194]
层244a及层244b包含作为在对氧化物230a及氧化物230b进行蚀刻时被去除其一部分的膜(导电层242b等)的主要成分的元素的一种或多种和氧。例如，当作为导电层242b使用包含钽的氮化物时，层244a及层244b有时包含钽和氧。另外，例如，当作为导电层242b使用包含钛的氮化物时，层244a及层244b有时包含钛和氧。包含钽的氧化物及包含钛的氧化物等包含金属元素的氧化物具有抑制氧的扩散的功能，所以是优选的。
[0195]
另外，层244a及层244b的厚度为0.1nm以上且3.0nm以下，优选为0.2nm以上且2.0nm以下，更优选为0.5nm以上且1.5nm以下。
[0196]
绝缘体254以隔着层244a(层244b)覆盖氧化物230a的侧面、氧化物230b的侧面、氧化物243a(氧化物243b)的侧面、导电体242a(导电体242b)的侧面及导电体242a(导电体242b)的顶面的方式设置。
[0197]
绝缘体254优选具有抑制氧扩散的功能。例如，绝缘体254优选具有与绝缘体280相比进一步抑制氧的扩散的功能。作为绝缘体254例如优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。
[0198]
此外，作为绝缘体254优选通过偏压溅射法在含氧气氛下形成氧化铝或氧化铪。偏压溅射法是在对衬底施加rf功率的同时进行溅射的方法。通过对衬底施加rf功率，衬底的电位相对于等离子体电位成为负电位(偏置电位)，等离子体中的 离子被该偏置电位加速而注入到衬底。偏置电位可以根据施加到衬底的rf功率的大小控制。由此，通过偏压溅射法在含氧气氛下形成氧化铝或氧化铪可以对绝缘体224注入氧。
[0199]
在偏压溅射法中，可以根据施加到衬底的rf功率的大小控制注入到成为绝缘体254的基底的绝缘体224的氧量。例如，作为rf功率，将0.31w/cm2以上，优选为0.62w/cm2以上，更优选为1.86w/cm2以上的偏压施加到衬底即可。换言之，可以使用形成绝缘体254时的rf功率使氧量改变为适合于晶体管的特性的量而注入。另外，可以注入适合于提高晶体管的可靠性的量的氧。另外，rf的频率优选为10mhz以上。典型的是13.56mhz。rf的频率越高，越可以减少对衬底造成的损伤。因此，通过调整施加到衬底的rf功率可以控制注入到绝缘体224的氧量，所以可以使注入到绝缘体224的氧量最优化。
[0200]
如此，绝缘体254具有对成为基底的膜注入氧的功能，但是绝缘体254本身具有抑制氧的透过的功能。由此，可以防止在后面的工序中在绝缘体254上形成绝缘体280而使氧从绝缘体280扩散时，氧从绝缘体280直接扩散到氧化物230a、氧化物230b、氧化物层243b及导电层242b。
[0201]
通过设置上述绝缘体254及层244a(层244b)，可以将氧化物230a、氧化物230b、氧化物243a(氧化物243b)及导电体242a(导电体242b)与绝缘体280分离。因此，可以抑制氧从绝缘体280直接扩散到氧化物230a、氧化物230b、氧化物243a、氧化物243b、导电体242a及导电体242b。由此，可以防止过量氧供应到氧化物230的源区域及漏区域而源区域及漏区域的载流子浓度降低。另外，可以防止导电体242a及导电体242b过度地被氧化而使电阻率增大，由此可以抑制通态电流降低。
[0202]
绝缘体250优选以与氧化物230d的至少一部分接触的方式配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
[0203]
绝缘体250与绝缘体224同样地优选使用通过加热释放氧的绝缘体形成。通过作为绝缘体250以与氧化物230d的至少一部分接触的方式设置通过加热释放氧的绝缘体，可以有效地对氧化物230的沟道形成区域供应氧而减少氧化物230中的沟道形成区域的氧空位。因此，可以提供抑制电特性变动而实现稳定的电特性并提高了可靠性的晶体管。与绝缘体224同样，优选降低绝缘体250中的水、氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
[0204]
注意，在图1b及图1c中示出绝缘体250的结构为单层，但是也可以为两层以上的叠层结构。在绝缘体250具有两层的叠层结构时，优选的是，绝缘体250的下层使用通过加热释放氧的绝缘体形成，并且绝缘体250的上层使用具有抑制氧的扩散的功能的绝缘体形成。通过具有上述结构，可以抑制包含在绝缘体250的下层的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。另外，可以抑制包含在绝缘体250的下层的氧所导致的导电体260的氧化。例如，绝缘体250的下层可以使用可用于上述绝缘体250的材料形成，并且绝缘体250的上层可以使用与绝缘体222相同的材料形成。
[0205]
注意，在作为绝缘体250的下层使用氧化硅或氧氮化硅等的情况下，作为绝缘体250的上层可以使用相对介电常数高的high
‑
k材料的绝缘材料。通过使栅极绝缘体具有绝缘体250的下层与绝缘体250的上层的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(eot)。
[0206]
具体而言，作为绝缘体250的上层可以使用选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、镁等中的一种或两种以上的金属氧化物或者可用于氧化物230的金属氧化物。特别是，优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。
[0207]
通过使绝缘体250具有两层叠层结构，利用绝缘体250的物理厚度保持导电体260与氧化物230之间的距离，由此可以抑制导电体260与氧化物230之间的泄漏电流。另外，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
[0208]
此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制对氧化物230供应的氧量的减少。另外，可以抑制包含在绝缘体250的氧所导致的导电体260的氧化。
[0209]
注意，上述金属氧化物优选具有第一栅电极的一部分的功能。例如，可以将可用于氧化物230的金属氧化物作为上述金属氧化物使用。在此情况下，通过利用溅射法形成导电体260a，可以降低上述金属氧化物的电阻率而使其成为导电体。上述导电体可以称为oc(oxide conductor)电极。
[0210]
通过设置上述金属氧化物，可以提高晶体管200的通态电流，而无需减少来自导电体260的电场的影响。
[0211]
导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。另外，如图1b及图1c所示，导电体260的顶面以与绝缘体250的顶面、氧化物230d的顶面及氧化物230c的顶面大致对齐的方式配置。虽然在图1b及图1c中导电体260具有导电体260a和导电体260b的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
[0212]
在此，作为导电体260a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
[0213]
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。
[0214]
另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛或氮化钛与上述导电材料的叠层结构。
[0215]
另外，在晶体管200中，以填埋形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
[0216]
另外，如图1c所示，在晶体管200的沟道宽度方向上，导电体260的导电体260不与氧化物230b重叠的区域的底面优选比氧化物230b的底面低。通过采用被用作栅电极的导电体260隔着绝缘体250等覆盖氧化物230b的沟道形成区域的侧面及顶面的结构，容易使导电体260的电场作用于氧化物230b的沟道形成区域整体。由此，可以提高晶体管200的通态电流及频率特性。以绝缘体222的底面为基准时的氧化物230a及氧化物230b不与导电体260重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之差为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
[0217]
绝缘体280设置在绝缘体254上。此外，绝缘体280的顶面也可以被平坦化。
[0218]
优选的是，被用作层间膜的绝缘体280的介电常数低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。绝缘体280例如优选使用与绝缘体216相同的材料形成。尤其是，由于氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
[0219]
另外，优选降低绝缘体280中的水、氢等杂质的浓度。此外，优选的是，绝缘体280的氢浓度低，并且绝缘体280包括氧过剩区域或者包含过剩氧，例如，可以使用与绝缘体216相同的材料形成。此外，绝缘体280也可以具有层叠上述材料的结构，例如，也可以具有通过溅射法形成的氧化硅膜及层叠于其上且通过化学气相沉积(cvd：chemical vapor deposition)法形成的氧氮化硅膜的叠层结构。另外，也可以在其上方还层叠氮化硅。
[0220]
绝缘体282或绝缘体283优选被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。另外，绝缘体282或绝缘体283优选被用作抑制氧透过的阻挡绝缘膜。作为绝缘体282及绝缘体283，例如使用氧化铝、氮化硅或氮氧化硅等绝缘体，即可。例如，作为绝缘体282使用对氧具有高阻挡性的氧化铝，并且作为绝缘体283使用对氢具有高阻挡性的氮化硅
即可。
[0221]
作为导电体240a及导电体240b，优选使用以钨、铜或铝为主要成分的导电材料。
[0222]
此外，导电体240a及导电体240b也可以各自具有叠层结构。当作为导电体240a及导电体240b各自采用叠层结构时，作为与绝缘体284、绝缘体283、绝缘体282、绝缘体280及绝缘体254接触的导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外，可以防止包含在绝缘体284的上方的层的水、氢等杂质通过导电体240a及导电体240b混入到氧化物230。
[0223]
作为绝缘体241a及绝缘体241b，例如使用氮化硅、氧化铝或氮氧化硅等绝缘体，即可。因为绝缘体241a及绝缘体241b与绝缘体254接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b混入氧化物230。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
[0224]
此外，也可以配置与导电体240a的顶面接触且被用作布线的导电体246a以及与导电体240b的顶面接触且被用作布线的导电体246b。导电体246a及导电体246b优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛或氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入绝缘体的开口中的方式形成。
[0225]
绝缘体286设置在导电体246a、导电体246b及绝缘体284上。由此，导电体246a的顶面、导电体246a的侧面、导电体246b的顶面及导电体246b的侧面与绝缘体286接触，导电体246a的底面及导电体246b的底面与绝缘体284接触。也就是说，导电体246a及导电体246b可以采用由绝缘体284及绝缘体286包围的结构。通过采用这样结构，可以抑制氧从外部透过而防止导电体246a及导电体246b氧化。另外，可以防止水、氢等杂质从导电体246a及导电体246b扩散到外部，所以是优选的。
[0226]
<半导体装置的构成材料>
[0227]
以下，说明可用于半导体装置的构成材料。
[0228]
<<衬底>>
[0229]
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为soi(silicon on insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。
[0230]
<<绝缘体>>
[0231]
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
[0232]
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high
‑
k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
[0233]
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
[0234]
另外，作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
[0235]
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
[0236]
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
[0237]
<<导电体>>
[0238]
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
[0239]
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
[0240]
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
[0241]
尤其是，作为被用作栅电极的导电体，优选使用含有包含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。
例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。另外，也可以使用铟锡氧化物、包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。另外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成有沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
[0242]
<<金属氧化物>>
[0243]
作为氧化物230，优选使用被用作半导体的金属氧化物(氧化物半导体)。以下，将说明可用于根据本发明的氧化物230的金属氧化物。
[0244]
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁和钴等中的一种或多种。
[0245]
另外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[0246]
<结晶结构的分类>
[0247]
首先，对氧化物半导体中的结晶结构的分类参照图3a进行说明。图3a是说明氧化物半导体，典型为igzo(包含in、ga、zn的金属氧化物)的结晶结构的分类的图。
[0248]
如图3a所示，氧化物半导体大致分为“amorphous(无定形)”、“crystalline(结晶性)”、“crystal(结晶)”。另外，completely amorphous包含在“amorphous”中。另外，在“crystalline”中包含caac(c
‑
axis
‑
aligned crystalline)、nc(nanocrystalline)及cac(cloud
‑
aligned composite)(excluding single crystal and poly crystal)。另外，在“crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。另外，在“crystal”中包含single crystal及poly crystal。
[0249]
另外，图3a所示的外框线被加粗的部分中的结构是介于“amorphous(无定形)”与“crystal(结晶)”之间的中间状态，是属于新颖的边界区域(new crystalline phase)的结构。换言之，该结构与“crystal(结晶)”或在能量性上不稳定的“amorphous(无定形)”可以说是完全不同的结构。
[0250]
可以使用x射线衍射(xrd：x
‑
ray diffraction)谱对膜或衬底的结晶结构进行评价。在此，图3b示出被分类为“crystalline”的caac
‑
igzo膜的通过gixd(grazing
‑
incidence xrd)测量而得到的xrd谱。另外，将gixd法也称为薄膜法或seemann
‑
bohlin法。下面，将通过图3b所示的gixd测量而得到的xrd谱简单地记为xrd谱。另外，图3b所示的caac
‑
igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。另外，图3b所示的caac
‑
igzo膜的厚度为500nm。
[0251]
如图3b所示，在caac
‑
igzo膜的xrd谱中检测出表示明确的结晶性的峰值。具体而言，在caac
‑
igzo膜的xrd谱中，2θ＝31
°
附近检测出表示c轴取向的峰值。另外，如图3b所示那样，2θ＝31
°
附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
[0252]
另外，可以使用纳米束电子衍射法(nbed：nano beam electron diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图3c示出caac
‑
igzo膜的衍射图案。图3c是将电子束向平行于衬底的方向入射的nbed观察的衍射图案。另外，图3c所示的caac
‑
igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。另外，在
纳米束电子衍射法中，进行束径为1nm的电子衍射法。
[0253]
如图3c所示那样，在caac
‑
igzo膜的衍射图案中观察到表示c轴取向的多个斑点。
[0254]
<<氧化物半导体的结构>>
[0255]
另外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图3a不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述caac
‑
os及nc
‑
os。另外，在非单晶氧化物半导体中包含多晶氧化物半导体、a
‑
like os(amorphous
‑
like oxide semiconductor)及非晶氧化物半导体等。
[0256]
在此，对上述caac
‑
os、nc
‑
os及a
‑
like os的详细内容进行说明。
[0257]
[caac
‑
os]
[0258]
caac
‑
os是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。另外，特定的方向是指caac
‑
os膜的厚度方向、caac
‑
os膜的被形成面的法线方向、或者caac
‑
os膜的表面的法线方向。另外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，caac
‑
os具有在a
‑
b面方向上多个结晶区域连接的区域，有时该区域具有畸变。另外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，caac
‑
os是指c轴取向并在a
‑
b面方向上没有明显的取向的氧化物半导体。
[0259]
另外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。另外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
[0260]
另外，在in
‑
m
‑
zn氧化物(元素m为选自铝、镓、钇、锡及钛等中的一种或多种)中，caac
‑
os有包括含有层叠有铟(in)及氧的层(以下，in层)、含有元素m、锌(zn)及氧的层(以下，(m，zn)层)的层状结晶结构(也称为层状结构)的趋势。另外，铟和元素m可以彼此置换。因此，有时(m，zn)层包含铟。另外，有时in层包含元素m。注意，有时in层包含zn。该层状结构例如在高分辨率tem图像中被观察作为晶格像。
[0261]
例如，当对caac
‑
os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out
‑
of
‑
plane xrd测量中，在2θ＝31
°
或其附近检测出c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成caac
‑
os的金属元素的种类、组成等变动。
[0262]
另外，例如，在caac
‑
os膜的电子衍射图案中观察到多个亮点(斑点)。另外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
[0263]
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。另外，在上述畸变中，有时具有五角形、七角形等晶格排列。另外，在caac
‑
os的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于caac
‑
os可容许因如下原因而发生的畸变，即a
‑
b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化。
[0264]
另外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为
复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的caac
‑
os是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成caac
‑
os，优选为包含zn的结构。例如，与氧化铟相比，in
‑
zn氧化物及in
‑
ga
‑
zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
[0265]
caac
‑
os是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在caac
‑
os中，不容易发生起因于晶界的电子迁移率的降低。另外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说caac
‑
os是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含caac
‑
os的氧化物半导体的物理性质稳定。因此，包含caac
‑
os的氧化物半导体具有高耐热性及可靠性良好。此外，caac
‑
os对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在os晶体管中使用caac
‑
os，可以扩大制造工序的自由度。
[0266]
[nc
‑
os]
[0267]
在nc
‑
os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc
‑
os具有微小的结晶。另外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。另外，nc
‑
os在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc
‑
os在某些分析方法中与a
‑
like os或非晶氧化物半导体没有差别。例如，在对nc
‑
os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out
‑
of
‑
plane xrd测量中，不检测出表示结晶性的峰值。此外，在对nc
‑
os膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc
‑
os膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子射线)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[0268]
[a
‑
like os]
[0269]
a
‑
like os是具有介于nc
‑
os与非晶氧化物半导体之间的结构的氧化物半导体。a
‑
like os包含空洞或低密度区域。也就是说，a
‑
like os的结晶性比nc
‑
os及caac
‑
os的结晶性低。另外，a
‑
like os的膜中的氢浓度比nc
‑
os及caac
‑
os的膜中的氢浓度高。
[0270]
<<氧化物半导体的构成>>
[0271]
接着，说明上述的cac
‑
os的详细内容。另外，说明cac
‑
os与材料构成有关。
[0272]
[cac
‑
os]
[0273]
cac
‑
os例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
[0274]
再者，cac
‑
os是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，cac
‑
os是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
[0275]
在此，将相对于构成in
‑
ga
‑
zn氧化物的cac
‑
os的金属元素的in、ga及zn的原子个
数比的每一个记为[in]、[ga]及[zn]。例如，在in
‑
ga
‑
zn氧化物的cac
‑
os中，第一区域是其[in]大于cac
‑
os膜的组成中的[in]的区域。另外，第二区域是其[ga]大于cac
‑
os膜的组成中的[ga]的区域。另外，例如，第一区域是其[in]大于第二区域中的[in]且其[ga]小于第二区域中的[ga]的区域。另外，第二区域是其[ga]大于第一区域中的[ga]且其[in]小于第一区域中的[in]的区域。
[0276]
具体而言，上述第一区域是以氧化铟或铟锌氧化物等为主要成分的区域。另外，上述第二区域是以氧化镓或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以in为主要成分的区域。另外，可以将上述第二区域称为以ga为主要成分的区域。
[0277]
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
[0278]
例如，在in
‑
ga
‑
zn氧化物的cac
‑
os中，根据通过能量分散型x射线分析法(edx：energy dispersive x
‑
ray spectroscopy)取得的edx面分析(mapping)图像，可确认到具有以in为主要成分的区域(第一区域)及以ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
[0279]
在将cac
‑
os用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使cac
‑
os具有开关功能(控制开启/关闭的功能)。换言之，在cac
‑
os的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将cac
‑
os用于晶体管，可以实现高通态电流(i
on
)、高场效应迁移率(μ)及良好的开关工作。
[0280]
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a
‑
like os、cac
‑
os、nc
‑
os、caac
‑
os中的两种以上。
[0281]
<包括氧化物半导体的晶体管>
[0282]
在此，说明将上述氧化物半导体用于晶体管的情况。
[0283]
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
[0284]
另外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1
×
10
17
cm
‑3以下，优选为1
×
10
15
cm
‑3以下，更优选为1
×
10
13
cm
‑3以下，进一步优选为1
×
10
11
cm
‑3以下，更进一步优选低于1
×
10
10
cm
‑3，且为1
×
10
‑9cm
‑3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。另外，有时将载流子浓度低的氧化物半导体称为“高纯度本征的氧化物半导体”或“实质上高纯度本征的氧化物半导体”。注意，在本说明书等中，将沟道形成区域的金属氧化物的载流子浓度为1
×
10
16
cm
‑3以下的情况定义为“实质上高纯度本征”。
[0285]
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
[0286]
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体
管的电特性不稳定。
[0287]
此外，在使用氧化物半导体的晶体管中，在氧化物半导体中的沟道形成区域存在杂质及氧空位时，有时该氧化物半导体被低电阻化。另外，有时电特性容易变化而可靠性降低。
[0288]
在将氧化物半导体用于沟道形成区域的晶体管中，在沟道形成区域形成有低电阻区域时，在该低电阻区域中容易产生晶体管的源电极与漏电极间的泄漏电流(寄生沟道)。另外，因该寄生沟道而容易发生晶体管的特性不良，诸如常开启化、泄漏电流的增大、起因于应力施加的阈值电压的变动(漂移)等。另外，在晶体管的加工精度低时，各晶体管的该寄生沟道不均匀，因此晶体管特性产生不均匀。
[0289]
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。
[0290]
<杂质>
[0291]
在此，说明氧化物半导体中的各杂质的影响。
[0292]
当杂质混入氧化物半导体时，有时形成缺陷能级或氧空位。因此，当杂质混入氧化物半导体的沟道形成区域时，使用氧化物半导体的晶体管的电特性容易变动，有时其可靠性降低。另外，当沟道形成区域具有氧空位时，晶体管容易具有常开启特性(不对栅电极施加电压也存在有沟道而电流流过晶体管的特性)。
[0293]
使用金属氧化物的晶体管的电特性因金属氧化物中的杂质及氧空位而变化且容易具有常开启特性。另外，当在金属氧化物包含超过适当值的过剩氧的状态下驱动该晶体管时，有时过剩的氧原子的化合价变化而该晶体管的电特性变化，由此可靠性降低。
[0294]
另外，当在氧化物半导体的沟道形成区域中存在杂质时，有时沟道形成区域的结晶性降低。此外，有时与沟道形成区域接触的氧化物的结晶性降低。当沟道形成区域的结晶性低时，有晶体管的稳定性或可靠性下降的倾向。此外，当与沟道形成区域接触的氧化物的结晶性低时，有时会形成界面能级，而导致晶体管的稳定性或可靠性下降。
[0295]
作为金属氧化物中的杂质，例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0296]
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(sims：secondary ion mass spectrometry)测得的浓度)设定为2
×
10
18
atoms/cm3以下，优选为2
×
10
17
atoms/cm3以下。
[0297]
另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用sims分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1
×
10
18
atoms/cm3以下，优选为2
×
10
16
atoms/cm3以下。
[0298]
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体层的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用sims测得的氧化物半导体中的氮浓度设定为低于5
×
10
19
atoms/cm3，优选为5
×
10
18
atoms/cm3以下，更优选为1
×
10
18
atoms/cm3以下，进一步优选为5
×
10
17
atoms/cm3以下。
[0299]
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用sims测得的氢浓度设定为低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3，更优选低于5
×
10
18
atoms/cm3，进一步优选低于1
×
10
18
atoms/cm3。
[0300]
氢进入氧空位的缺陷(v
o
h)会被用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，可以将本说明书等所记载的“载流子浓度”有时称为“供体浓度”。另外，可以将本说明书等所记载的“载流子浓度”称为“载流子密度”。
[0301]
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
[0302]
<<其他的半导体材料>>
[0303]
可用于氧化物230的半导体材料不局限于上述金属氧化物。作为氧化物230也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如，优选将硅等单个元素的半导体、砷化镓等化合物半导体、用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。尤其是，优选将用作半导体的层状物质用于半导体材料。
[0304]
在此，在本说明书等中，层状物质是具有层状的结晶结构的材料群的总称。层状的结晶结构是由共价键或离子键等形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质的每单位层内的导电性高，即二维导电性高。通过将用作半导体且二维导电性高的材料用于沟道形成区域，可以提供一种通态电流的大的晶体管。
[0305]
作为层状物质，有石墨烯、硅烯(silicene)、硫化物等。硫化物是包含硫的化合物。另外，硫是属于第16族的元素的总称，其中有氧、硫、硒、碲、钋、鉝。另外，作为硫化物，可以举出过渡金属硫族化合物、第13族硫族化合物等。
[0306]
作为氧化物230，例如优选使用用作半导体的过渡金属硫族化合物。具体而言，作为能够用于氧化物230的过渡金属硫族化合物，可以举出：硫化钼(典型的是mos2)、硒化钼(典型的是mose2)、钼碲(典型的是mote2)、硫化钨(典型的是ws2)、硒化钨(典型的是wse2)、钨碲(典型的是wte2)、硫化铪(典型的是hfs2)、硒化铪(典型的是hfse2)、硫化锆(典型的是zrs2)、硒化锆(典型的是zrse2)等。
[0307]
<半导体装置的变形例子>
[0308]
以下，参照图4a至图4d说明本发明的一个方式的半导体装置的一个例子。
[0309]
图4a示出半导体装置的俯视图。此外，图4b分别是沿着图4a中的a1
‑
a2的点划线的部分的截面图。此外，图4c分别是沿着图4a中的a3
‑
a4的点划线的部分的截面图。此外，图4d分别是沿着图4a中的a5
‑
a6的点划线的部分的截面图。在图4a的俯视图中，为了容易理解，省略部分构成要素。
[0310]
注意，在图4a至图4d所示的半导体装置中，对具有与<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的构成要素附加相同的附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
[0311]
<<半导体装置的变形例子1>>
[0312]
图4a至图4d所示的半导体装置是图1a至图1d所示的半导体装置的变形例子。图4a至图4d所示的半导体装置与图1a至图1d所示的半导体装置的不同之处在于绝缘体283及绝缘体284的形状不同以及包括绝缘体274及绝缘体287。
[0313]
在图4a至图4d所示的半导体装置中，绝缘体212、绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280及绝缘体282被图案化并以与绝缘体212、绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280及绝缘体282的侧面接触的方式设置绝缘体287。另外，绝缘体283及绝缘体284覆盖绝缘体212、绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280、绝缘体282及绝缘体287。换言之，绝缘体283以与绝缘体282的顶面、绝缘体287的顶面及侧面以及绝缘体211的顶面接触，绝缘体284与绝缘体283的顶面及侧面接触。由此，包括氧化物230等的绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280、绝缘体282及绝缘体287由绝缘体283及绝缘体284以及绝缘体211从外部分离。换言之，晶体管200配置在由绝缘体283及绝缘体284以及绝缘体211密封的区域内。
[0314]
例如，优选的是，绝缘体212、绝缘体214、绝缘体287及绝缘体282使用俘获氢并使氢固定的功能的材料形成，并且绝缘体211、绝缘体283及绝缘体284使用具有抑制氢及氧的扩散的功能的材料形成。典型的是，作为绝缘体212、绝缘体214、绝缘体287及绝缘体282可以使用氧化铝。另外，典型的是，作为绝缘体211、绝缘体283及绝缘体284可以使用氮化硅。
[0315]
通过采用上述结构，可以抑制包含在上述被密封的区域以外的区域中的氢混入上述被密封的区域内。
[0316]
另外，在图4a至图4d所示的晶体管200中，绝缘体211、绝缘体283及绝缘体284具有单层的结构，但是本发明不局限于此。例如，绝缘体211、绝缘体283和绝缘体284都具有两层以上的叠层结构。
[0317]
绝缘体274被用作层间膜。绝缘体274的介电常数优选低于绝缘体214。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。绝缘体274例如可以使用与绝缘体280相同的材料形成。
[0318]
<半导体装置的制造方法>
[0319]
接着，参照图5至图21说明图4a至图4d所示的本发明的一个方式的半导体装置的制造方法。
[0320]
图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图20a及图21a示出俯视图。另外，图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b、图13b、图14b、图15b、图16b、图17b、图18b、图19b、图20b及图21b是沿着图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图20a及图21a所示的a1
‑
a2的点划线的部分的截面图，也是晶体管200的沟道长度方向的截面图。另外，图5c、图6c、图7c、图8c、图9c、图10c、图11c、图12c、图13c、图14c、图15c、图16c、图17c、图18c、图19c、图20c及图21c是沿着图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图20a及图21a所示的a3
‑
a4的点划线的部分的截面图，也是晶体管200的沟道宽度方向的截面图。另外，图5d、图6d、图7d、图8d、图9d、图10d、图11d、图12d、图13d、图14d、图15d、图16d、图17d、图18d、图19d、图20d及图
21d是沿着图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图20a及图21a所示的a5
‑
a6的点划线的部分的截面图。注意，在图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图20a及图21a的俯视图中，为了容易理解，省略部分构成要素。
[0321]
首先，准备衬底(未图示)，在该衬底上形成绝缘体211。绝缘体211可以利用溅射法、cvd法、分子束外延(mbe：molecular beam epitaxy)法、脉冲激光沉积(pld：pulsed laser deposition)法或ald法等形成。
[0322]
注意，cvd法可以分为利用等离子体的等离子体cvd(pecvd：plasma enhanced cvd)法、利用热的热cvd(tcvd：thermal cvd)法、利用光的光cvd(photo cvd)法等。再者，cvd法可以根据使用的源气体分为金属cvd(mcvd：metal cvd)法及有机金属cvd(mocvd：metal organic cvd)法。
[0323]
通过利用等离子体cvd法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热cvd法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、组件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、组件等受损伤。另一方面，因为在不使用等离子体的热cvd法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热cvd法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
[0324]
注意，作为ald法可以使用只使用热能量使前驱物及反应物起反应的热ald(thermal ald)法、利用使用等离子体激发的反应物的peald(plasma enhanced ald，等离子体增强原子层沉积)法等。
[0325]
ald法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，在peald(plasma enhanced ald)法中，通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ald法中使用的前驱物有时包含碳等杂质。因此，利用ald法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用x射线光电子能谱(xps：x
‑
ray photoelectron spectroscopy)进行。
[0326]
不同于使从靶材等中被释放的粒子沉积的成膜方法，cvd法及ald法是因被处理物表面的反应而形成膜的成膜方法。因此，通过cvd法及ald法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ald法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ald法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ald法的成膜速度比较慢，所以有时优选与cvd法等成膜速度快的其他成膜方法组合而使用。
[0327]
cvd法及ald法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用cvd法或ald法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用cvd法及ald法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整应力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以减小成膜时间。因此，有时可以提高半导体装置的生产率。
[0328]
在本实施方式中，作为绝缘体211利用cvd法形成氮化硅。
[0329]
接着，在绝缘体211上形成绝缘体212。绝缘体212可以利用溅射法、cvd法、mbe法、pld法、ald法等形成。在本实施方式中，作为绝缘体212利用溅射法形成氮化硅。
[0330]
如此，通过作为绝缘体211及绝缘体212使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体211的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属通过绝缘体211及绝缘体212向上方扩散的层。另外，通过使用如氮化硅等不容易使水、氢等杂质透过的绝缘体，可以抑制绝缘体211的下方的层所包含的水、氢等杂质扩散。
[0331]
接着，在绝缘体212上形成绝缘体214。绝缘体214可以利用溅射法、cvd法、mbe法、pld法、ald法等形成。在本实施方式中，作为绝缘体214使用氧化铝。
[0332]
优选的是，绝缘体212的氢浓度低于绝缘体211的氢浓度，绝缘体214的氢浓度低于绝缘体212的氢浓度。通过作为绝缘体212利用溅射法形成氮化硅，可以形成其浓度低于利用cvd法形成氮化硅而成的绝缘体211的氮化硅。另外，在作为绝缘体214使用氧化铝时，可以使其氢浓度低于绝缘体212。
[0333]
在后面工序中，在绝缘体214上形成晶体管200，与晶体管200相邻的膜的氢浓度优选较低，氢浓度较高的膜优选以与晶体管200间隔地配置。
[0334]
接着，在绝缘体214上形成绝缘体216。可以利用溅射法、cvd法、mbe法、pld法、ald法等形成绝缘体216。在本实施方式中，作为绝缘体216使用氧化硅或氧氮化硅。另外，绝缘体216优选利用使用减少或去除氢原子的气体的成膜方法进行成膜。由此，可以降低绝缘体216的氢浓度。
[0335]
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽或狭缝等。此外，有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅膜或氧氮化硅时，绝缘体214优选使用氮化硅、氧化铝、氧化铪。
[0336]
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(ccp：capacitively coupled plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频电压的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(icp：inductively coupled plasma)蚀刻装置等。
[0337]
在形成开口后，形成成为导电体205a的导电膜。该导电膜优选包含具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用具有抑制氧透过的功能的导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。该导电膜可以利用溅射法、cvd法、mbe法、pld法、ald法等形成。
[0338]
在本实施方式中，作为成为导电体205a的导电膜，采用多层结构。首先，利用溅射法形成氮化钽，在该氮化钽上层叠氮化钛。通过将这种金属氮化物用于导电体205b的下层，即使作为后面说明的成为导电体205b的导电膜使用铜等容易扩散的金属，也可以抑制该金
属从导电体205a扩散到外部。
[0339]
接着，形成成为导电体205b的导电膜。该导电膜可以使用镀敷法、溅射法、cvd法、mbe法、pld法、ald法等形成。在本实施方式中，作为该导电膜，形成铜等低电阻导电材料。
[0340]
接着，通过进行cmp处理，去除成为导电体205a的导电膜以及成为导电体205b的导电膜的一部分，使绝缘体216露出。其结果是，导电体205a及导电体205b仅残留在开口部。由此，可以形成其顶面平坦的导电体205(参照图5a至图5d)。注意，有时由于该cmp处理而绝缘体216的一部分被去除。
[0341]
注意，在上述工序中，以埋入于绝缘体216的开口的方式形成导电体205，但是本发明的一个方式不局限于此。例如，在绝缘体214上形成导电体205，在导电体205上形成绝缘体216，对绝缘体216进行cmp处理，由此去除绝缘体216的一部分，使导电体205的表面露出即可。
[0342]
接着，在绝缘体216及导电体205上形成绝缘体222。作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
[0343]
绝缘体222可以通过溅射法、cvd法、mbe法、pld法、ald法等形成。
[0344]
接着，优选进行加热处理。加热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下的温度进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
[0345]
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被绝缘体222等吸收。
[0346]
在本实施方式中，作为加热处理在形成绝缘体222后以氮气体及氧气体的流量分别为4slm及1slm且400℃的温度进行1小时的处理。通过进行该加热处理，可以去除绝缘体222所包含的水、氢等杂质。另外，在作为绝缘体222使用含铪氧化物时，可以通过进行该加热处理提高绝缘体222的结晶性。此外，也可以在形成绝缘体224之后等进行加热处理。
[0347]
接着，在绝缘体222上形成绝缘体224。绝缘体224可以通过溅射法、cvd法、mbe法、pld法、ald法等形成。在本实施方式中，作为绝缘体224利用cvd法形成氧化硅或氧氮化硅。绝缘体224优选使用减少或去除氢原子的气体的成膜方法形成。由此，可以降低绝缘体224的氢浓度。绝缘体224在后面工序中成为与氧化物230a接触的绝缘体224，所以如此那样氢浓度得到降低是优选的。
[0348]
在此，为了在绝缘体224中形成过剩氧区域，也可以在减压状态下进行包含氧的等离子体处理。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加rf(radio frequency：射频)的电源。通
过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加rf可以将由高密度等离子体生成的氧自由基高效地导入绝缘体224中。或者，也可以在使用这种装置进行包含惰性气体的等离子体处理之后，为填补脱离的氧而进行包含氧的等离子体处理。另外，通过适当地选择该等离子体处理的条件，可以去除绝缘体224所包含的水、氢等杂质。此时，也可以不进行加热处理。
[0349]
在此，也可以在绝缘体224上例如通过溅射法形成氧化铝之后，对该氧化铝进行cmp处理直到到达绝缘体224为止。通过进行该cmp处理，可以进行绝缘体224表面的平坦化及绝缘体224表面的平滑化。通过将该氧化铝配置于绝缘体224上进行cmp处理，容易检测出cmp处理的终点。此外，有时由于绝缘体224的一部分通过cmp处理被抛光而绝缘体224的厚度变薄，但是在绝缘体224的成膜时调整厚度，即可。通过进行绝缘体224表面的平坦化及平滑化，有时可以防止下面进行成膜的氧化物的覆盖率的降低并防止半导体装置的成品率的降低。此外，通过在绝缘体224上利用溅射法形成氧化铝，可以对绝缘体224添加氧，所以是优选的。
[0350]
接着，在绝缘体224上依次形成氧化膜230a以及氧化膜230b(参照图5a至图5d)。优选在不暴露于大气环境的情况下连续地形成氧化膜230a及氧化膜230b。通过以不暴露于大气的方式形成氧化膜，可以防止大气环境中的杂质或水分附着于氧化膜230a及氧化膜230b上，所以可以保持氧化膜230a与氧化膜230b的界面附近的清洁。
[0351]
氧化膜230a及氧化膜230b可以利用溅射法、cvd法、mbe法、pld法、ald法等形成。
[0352]
例如，在利用溅射法形成氧化膜230a以及氧化膜230b的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过增高溅射气体所包含的氧的比率，可以增加在形成的氧化膜中的过剩氧。另外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述in
‑
m
‑
zn氧化物靶材等。
[0353]
尤其是，在形成氧化膜230a时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，该溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
[0354]
此外，在使用溅射法形成氧化膜230b时，在将溅射气体中的氧的比率设定为大于30％且为100％以下，优选为70％以上且100％以下而进行成膜时，形成具有氧过剩型氧化物半导体。通过将具有氧过剩型氧化物半导体用于沟道形成区域的晶体管可以实现较高可靠性，但是本发明不局限于此。在利用溅射法形成氧化膜230b的情况下，当在溅射气体所包含的氧的比率设定为1％以上且30％以下，优选为5％以上且20％以下的状态下进行成膜时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。另外，通过加热衬底的同时进行成膜，可以提高该氧化膜的结晶性。
[0355]
在本实施方式中，利用溅射法使用in:ga:zn＝1:3:4[原子个数比]的氧化物靶材形成氧化膜230a。另外，利用溅射法使用in:ga:zn＝4:2:4.1[原子个数比]的氧化物靶材形成氧化膜230b。上述氧化膜可以根据氧化物230a及氧化物230b所需的特性适当地选择成膜条件及原子个数比来形成。
[0356]
接着，在氧化膜230b上形成氧化膜243a(参照图5a至图5d)。氧化膜243a可以使用溅射法、cvd法、mbe法、pld法、ald法等形成。氧化膜243a中的相对于in的ga的原子个数比优
选大于氧化膜230b中的相对于in的ga的原子个数比。在本实施方式中，利用溅射法使用in:ga:zn＝1:3:4[原子个数比]的氧化物靶材形成氧化膜243a。
[0357]
绝缘体222、绝缘体224、氧化膜230a、氧化膜230b及氧化膜243a优选以不暴露于大气的方式形成。例如，可以使用多室式成膜装置。
[0358]
接着，优选进行加热处理。加热处理在氧化膜230a、氧化膜230b及氧化膜243a不发生多晶化的温度范围内进行即可，可以在250℃以上且650℃以下，优选在400℃以上且600℃以下进行。加热处理在氮气体或惰性气体气氛下或者在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
[0359]
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被氧化膜230a、氧化膜230b及氧化膜243a等吸收。
[0360]
在本实施方式中，作为加热处理，在氮气氛下以550℃的温度进行1小时的处理，接下来连续地在氧气氛下以550℃的温度进行1小时的处理。通过进行该加热处理，可以去除氧化膜230a、氧化膜230b以及氧化膜243a中的水、氢等杂质。再者，通过进行该加热处理，可以提高氧化膜230b的结晶性实现密度更高的致密结构。由此，可以抑制氧化膜230b中的氧或杂质的扩散。
[0361]
接着，在氧化膜243a上形成导电膜242a(参照图5a至图5d)。可以利用溅射法、cvd法、mbe法、pld法、ald法等形成导电膜242a。另外，在形成导电膜242a之前也可以进行加热处理。该加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成导电膜242a。通过进行这种处理，可以去除附着于氧化膜243a的表面等的水分及氢，而且减少氧化膜230a、氧化膜230b及氧化膜243a中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将加热处理的温度设定为200℃。
[0362]
接着，使用光刻法将氧化膜230a、氧化膜230b、氧化膜243a及导电膜242a加工为岛状。
[0363]
首先，在导电膜242a上形成抗蚀剂，通过掩模对该抗蚀剂进行曝光。接着，使用显影液去除或残留所曝光的区域而形成抗蚀剂掩模277(参照图5a至图5d)。
[0364]
例如，使用krf受激准分子激光、arf受激准分子激光、euv(extreme ultraviolet：极紫外)光等对上述抗蚀剂进行曝光来形成抗蚀剂掩模277，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。
[0365]
在此，也可以提高抗蚀剂掩模277的耐热性及干蚀刻耐性。在本说明书中，有时将抗蚀剂掩模的耐热性及干蚀刻耐性的提高称为抗蚀剂掩模的固化。
[0366]
例如，通过向抗蚀剂掩模照射紫外光，抗蚀剂分子交联，而可以提高抗蚀剂掩模的耐热性及干蚀刻耐性。作为该紫外光，优选使用近紫外光(波长为200nm以上且380nm以下的紫外光)或远紫外光(波长为10nm以上且200nm以下的紫外光，也称为真空紫外光)，更优选
是使用波长为250nm以上且300nm以下的紫外光。另外，也可以在照射该紫外光之后进行高温加热处理。
[0367]
另外，例如，通过将抗蚀剂掩模暴露于等离子体来改善抗蚀剂表面一侧的膜质，可以提高抗蚀剂掩模的耐热性及干蚀刻耐性。作为该等离子体，优选使用h2气体、h2和ar的混合气体、cf4和o2的混合气体及c2hcl3和o2的混合气体等。
[0368]
接着，通过抗蚀剂掩模277进行蚀刻处理，将氧化膜230a、氧化膜230b、氧化膜243a及导电膜242a加工为岛状，来形成氧化物230a、氧化物230b、氧化物层243b及导电层242b(参照图6a至图6d)。此外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微细加工。另外，可以以彼此不同的条件对氧化膜230a、氧化膜230b、氧化膜243a及导电膜242a进行加工。此外，在该工序中，有时绝缘体224中的不与氧化物230a重叠的区域的厚度变薄。
[0369]
在此，氧化物230a、氧化物230b、氧化物层243b及导电层242b以其至少一部分与导电体205重叠的方式形成。此外，氧化物230a、氧化物230b、氧化物层243b及导电层242b的侧面优选相对于绝缘体222的顶面大致垂直。通过氧化物230a、氧化物230b、氧化物层243b及导电层242b的侧面相对于绝缘体222的顶面大致垂直，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用氧化物230a、氧化物230b、氧化物层243b及导电层242b的侧面与绝缘体222的顶面所形成的角度较小的结构。通过采用这种形状，在下面的工序中提高绝缘体254等的覆盖性，并可以减少空洞等缺陷。
[0370]
另外，有时在导电层242b的侧面和导电层242b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部优选弯曲。例如，该弯曲面在导电层242b的端部具有3nm以上且10nm以下，优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
[0371]
在上述加工中，层244a形成在绝缘体224、氧化物230a、氧化物230b、氧化物层243b及导电层242b上(参照图6b至图6d)。层244a是在被蚀刻的导电层242b的一部分飞到处理室内之后再次沉积来形成的层。因此，层244a是包含导电层242b的主要成分的氧化物。例如，在作为导电层242b使用氮化钽时，层244a是包含钽的氧化物。
[0372]
接着，通过对层244a进行各向异性蚀刻，去除绝缘体224及导电层242b上的层244a。此时，有时层244a的一部分残留而形成层244b(参照图7a至图7d)。
[0373]
通过上述各向异性蚀刻，去除绝缘体224上的层244a。因此，在绝缘体224与后面形成的绝缘体254的界面及其附近，层244b所包含的金属的浓度为检测下限以下。注意，根据上述各向异性蚀刻的方法等，有时在该界面及其附近检测出层244b所包含的金属。在任何情况下，该界面及其附近的层244b所包含的金属的浓度低于层244b中的该金属的浓度。此外，与绝缘体254接触的区域的绝缘体224具有该金属的浓度比从层244b形成的层244a或层244b低的区域。
[0374]
注意，有时在进行上述各向异性蚀刻之后残留有抗蚀剂掩模277。在去除残留的抗蚀剂掩模277时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
[0375]
注意，抗蚀剂掩模277的固化、氧化膜230a、氧化膜230b、氧化膜243a及导电膜242a的岛状加工以及层244a的各向异性蚀刻优选都使用一个干蚀刻装置连续进行。另外，当在
该各向异性蚀刻之后残留有抗蚀剂掩模277时，抗蚀剂掩模277的固化、氧化膜230a、氧化膜230b、氧化膜243a及导电膜242a的岛状加工、层244a的各向异性蚀刻以及抗蚀剂掩模277的去除(也称为抗蚀剂剥离)优选都使用一个干蚀刻装置连续进行。通过连续处理这些工序，可以使工序简化。注意，也可以在各向异性蚀刻与抗蚀剂剥离之间进行去除干蚀刻装置的处理室内壁的附着物的工序(所谓的处理室清洗工序)。
[0376]
接着，在绝缘体224、层244b及导电层242b上形成绝缘体254(参照图8b至图8d)。绝缘体254可以利用溅射法、cvd法、mbe法、pld法、ald法等形成。在本实施方式中，作为绝缘体254，利用溅射法形成氧化铝。
[0377]
接着，在绝缘体254上形成成为绝缘体280的绝缘膜。可以利用溅射法、cvd法、mbe法、pld法、ald法等形成该绝缘膜。例如，作为该绝缘膜，通过溅射法形成氧化硅膜，其上方通过peald法或热ald法形成氧化硅膜即可。另外，该绝缘膜优选通过减少或去除氢原子的气体的成膜方法形成。如此，可以降低绝缘体280的氢浓度。另外，也可以在上述绝缘膜的成膜之前进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成该绝缘膜。通过进行这种处理，可以去除附着于绝缘体254的表面等的水分及氢，而且减少氧化物230a、氧化物230b、氧化物层243b及绝缘体224中的水分浓度及氢浓度。另外，加热处理可以采用上述加热处理的条件。
[0378]
接着，通过对上述绝缘膜进行cmp处理，形成其顶面平坦的绝缘体280(参照图8b至图8d)。此外，与绝缘体224同样地，例如，也可以在绝缘体280上通过溅射法形成氧化铝，并对该氧化铝进行cmp直到到达绝缘体280为止。
[0379]
这里，也可以进行微波处理。微波处理优选在含氧的气氛下及在减压下进行。通过进行微波处理，由微波产生的电场施加到绝缘体280、氧化物230b、氧化物230a等，可以使氧化物230b及氧化物230a中的v
o
h分为氧空位及氢。有时此时分离的氢的一部分与绝缘体280所包含的氧键合，作为水分子被去除。另外，有时氢的一部分通过绝缘体254被导电体242a或导电体242b吸杂。
[0380]
另外，也可以在进行微波处理之后保持减压状态而进行加热处理。通过进行这种处理，可以高效地去除绝缘体280、氧化物230b及氧化物230a中的氢。注意，加热处理温度优选为300℃以上且500℃以下。
[0381]
此外，通过进行微波处理，对绝缘体280的膜质进行改性，可以抑制氢、水、杂质等的扩散。因此，通过形成绝缘体280之后的后工序加热处理等，可以抑制氢、水、杂质等经过绝缘体280扩散到氧化物230。
[0382]
接着，对绝缘体280的一部分、绝缘体254的一部分、导电层242b的一部分、氧化物层243b的一部分及层244b的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。通过形成该开口，形成导电体242a、导电体242b、氧化物243a、氧化物243b、层244a及层244b(参照图9a至图9d)。
[0383]
注意，在形成上述开口时，有时氧化物230b的顶部被去除。通过氧化物230b的一部分被去除，在氧化物230b中形成槽部。根据槽部的深度，既可以在上述开口的形成工序中形成该槽部，又可以在与上述开口的形成工序不同的工序形成该槽部。
[0384]
此外，也可以对绝缘体280的一部分、绝缘体254的一部分、导电层242b的一部分、氧化物层243b的一部分、层244b的一部分及氧化物230b的一部分通过干蚀刻法或湿蚀刻法
进行加工。利用干蚀刻法的加工适合于微细加工。该加工也可以以不同的条件进行。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘体254的一部分进行加工，并通过干蚀刻法对氧化物层243b的一部分、导电层242b的一部分及氧化物230b的一部分进行加工。注意，氧化物层243b的一部分及导电层242b的一部分的加工可以以与氧化物230b的一部分的加工不同的条件进行。另外，层244b的一部分既可以与绝缘体254的一部分同时进行加工，又可以与氧化物层243b的一部分及导电层242b的一部分同时进行加工。
[0385]
在此，在使用干蚀刻法去除氧化物230b的一部分而形成槽部时，优选加强偏压功率进行处理。例如，偏压功率的功率密度优选设定为0.03w/cm2以上，更优选设定为0.06w/cm2以上。另外，干蚀刻法的处理时间可以根据槽部的深度适当地设定。
[0386]
在形成上述开口时，开口底部的氧化物230b的表面有时被损伤。氧化物230b的损伤区域中形成有氧空位等结晶缺陷，有时存在杂质(氢、氮、硅或铝等金属元素)。因为在损伤区域中容易存在氧空位和氢等杂质，所以容易发生v
o
h
→
v
o
h的反应。如此，损伤区域中形成有多量的v
o
h。由此，即便在残留有氧化物230b的损伤区域的同时将氧化物230c形成在其上，晶体管也容易具有常开启特性。并且，损伤区域在衬底的面内产生不均匀，这导致包括晶体管的半导体装置的特性偏差。
[0387]
在此，优选去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。另外，优选去除因上述干蚀刻法在氧化物230b的表面上形成的损伤区域。作为该杂质，可以举出起因于如下成分的杂质：绝缘体280、绝缘体254、层244b及导电层242b所包含的成分；包含于形成上述开口时使用的装置所使用的构件中的成分；用于蚀刻的气体或液体所包含的成分；等。作为该杂质，例如有铝、硅、钽、氟、氯等。
[0388]
为了去除上述损伤区域及上述杂质等，进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理、使用加热处理的洗涤等，也可以适当地组合上述洗涤。注意，通过进行该洗涤处理有时上述槽部变深。
[0389]
作为湿式洗涤，可以使用用碳酸水或纯水稀释氨水、草酸、磷酸或氢氟酸等而成的水溶液、纯水或碳酸水等进行洗涤处理。或者，可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。另外，也可以适当地组合上述洗涤。
[0390]
注意，在本说明书等中，有时将用纯水稀释市售的氟化氢酸的水溶液称为稀氟化氢酸且将用纯水稀释市售的氨水的水溶液称为稀氨水。另外，该水溶液的浓度、温度等可以根据要去除的杂质、被洗涤的半导体装置的结构等适当地调整即可。稀氨水的氨浓度设定为0.01％以上且5％以下，优选设定为0.1％以上且0.5％以下即可。另外，稀氟化氢酸的氟化氢浓度设定为0.01ppm以上且100ppm以下，优选设定为0.1ppm以上且10ppm以下即可。
[0391]
另外，作为超声波洗涤使用200khz以上，优选为900khz以上的频率。通过使用该频率，可以降低对氧化物230b等造成的损伤。
[0392]
另外，可以多次进行上述洗涤处理，也可以按每个洗涤处理改变洗涤液。例如，也可以作为第一洗涤处理进行使用稀氟化氢酸或稀氨水的处理，作为第二洗涤处理进行使用纯水或碳酸水的处理。
[0393]
作为上述洗涤处理，在本实施方式中，使用稀氟化氢酸进行湿式洗涤，然后用纯水或碳酸水进行湿式洗涤。通过进行该洗涤处理，可以去除附着于氧化物230a、氧化物230b等
的表面或者扩散到其内部的杂质。并且，可以提高形成在氧化物230b上的氧化物230c的结晶性。
[0394]
通过进行上述干蚀刻法等的加工或上述洗浄处理，有时重叠于上述开口且不重叠于氧化物230b的区域的绝缘体224的厚度比重叠于氧化物230b的区域的绝缘体224的厚度薄。
[0395]
可以在上述蚀刻或上述洗涤后进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，优选在氧气氛下进行加热处理。由此，对氧化物230a及氧化物230b供应氧，从而可以减少氧空位。另外，通过进行上述加热处理，可以提高氧化物230b的结晶性，并且也可以提高形成在氧化物230b的槽部的氧化物230c的结晶性。加热处理也可以在减压状态下进行。或者，也可以在氧气氛下进行加热处理，然后以不暴露于大气的方式在氮气氛下连续地进行加热处理。
[0396]
通过去除上述损伤区域，可以在去除了损伤区域的氧化物230b的槽部中形成包含caac
‑
os的氧化物230c。另外，在从晶体管的沟道长度的截面看时，上述损伤区域也可以通过在氧化物230b的顶部设置槽部来去除。
[0397]
接着，形成氧化膜230c(参照图10a至图10d)。也可以在形成氧化膜230c之前进行加热处理，并且优选的是，该加热处理在减压下进行，以不暴露于大气的方式连续形成氧化膜230c。另外，该加热处理优选在含氧气氛下进行。通过进行这种处理，可以去除附着于氧化物230b的表面等的水分及氢，而且减少氧化物230a及氧化物230b中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将加热处理的温度设定为200℃。
[0398]
在此，氧化膜230c优选以至少与设置在形成在氧化物230b中的槽部的内壁、氧化物243a的侧面的一部分、氧化物243b的侧面的一部分、导电体242a的侧面的一部分、导电体242b的侧面的一部分、绝缘体254的侧面的一部分及绝缘体280的侧面的一部分接触的方式设置。由于导电体242a(导电体242b)被氧化物243a(氧化物243b)、绝缘体254、层244a(层244b)及氧化膜230c围绕，可以在后面的工序中抑制导电体242a(导电体242b)的氧化所导致的导电率下降。
[0399]
氧化膜230c可以使用溅射法、cvd法、mbe法、pld法、ald法等形成。氧化膜230c可以根据氧化膜230c所需的特性利用与氧化膜230a或氧化膜230b相同的成膜方法形成。在本实施方式中，氧化膜230c通过溅射法使用in：ga：zn＝4：2：3[原子个数比]的氧化物靶材、in：ga：zn＝5：1：3[原子个数比]的氧化物靶材、in：ga：zn＝10：1：3[原子个数比]的氧化物靶材或者氧化铟靶材形成。
[0400]
尤其是，在形成氧化膜230c时，有时溅射气体所包含的氧的一部分被供应给氧化物230a及氧化物230b。或者，在形成氧化膜230c时，有时溅射气体所包含的氧的一部分供应给绝缘体280。因此，氧化膜230c的溅射气体所包含的氧的比例可以为70％以上，优选为80％以上，更优选为100％。另外，通过在上述包含多量氧的气氛下形成氧化膜230c，可以使氧化膜230c容易成为caac
‑
os。
[0401]
优选边对衬底加热边形成氧化膜230c。此时，通过将衬底温度设定为200℃以上，可以减少氧化膜230c及氧化物230b中的氧空位。通过边对衬底加热边形成氧化膜230c，可
以提高氧化膜230c及氧化物230b的结晶性。
[0402]
接着，在氧化膜230c上利用光刻法形成掩模。注意，作为该掩模，可以使用硬掩模或抗蚀剂掩模。
[0403]
接着，使用上述掩模选择性地去除氧化膜230c的一部分。注意，氧化膜230c的一部分优选利用湿蚀刻法等去除。通过本工序，可以去除位于在沟道宽度方向上彼此相邻的晶体管200之间的氧化膜230c的一部分。
[0404]
注意，通过上述工序，在去除了氧化膜230c的一部分的区域中，绝缘体224、绝缘体280的表面露出。此时，该区域的绝缘体224及绝缘体280的厚度有时减小。另外，有时该区域的绝缘体224被去除而绝缘体222的表面露出。另外，上述形成掩模的工序也可以兼用作去除氧化膜230c的一部分的工序。
[0405]
接着，去除上述掩模(参照图11a、图11c及图11d)。注意，上述掩模优选利用蚀刻法等去除。
[0406]
接着，形成氧化膜230d(参照图12a至图12d)。氧化膜230d可以使用溅射法、cvd法、mbe法、pld法或ald法等形成。氧化膜230d可以根据氧化膜230d所需的特性利用与氧化膜230a或氧化膜230b相同的成膜方法形成。在本实施方式中，利用溅射法使用in:ga:zn＝1:3:4[原子个数比]的氧化物靶材形成氧化膜230d。
[0407]
尤其是，在形成氧化膜230d时，有时溅射气体所包含的氧的一部分供应给氧化膜230c。或者，在形成氧化膜230d时，溅射气体所包含的氧的一部分供应给绝缘体280。因此，氧化膜230d的溅射气体所包含的氧的比例可以为70％以上，优选为80％以上，更优选为100％。
[0408]
接着，形成绝缘膜250a(参照图12a至图12d)。也可以在形成绝缘膜250a之前进行加热处理，并且优选的是，该加热处理在减压下进行，以不暴露于大气的方式连续形成绝缘膜250a。另外，该加热处理优选在含氧气氛下进行。通过进行这种处理，可以去除附着于氧化膜230d的表面等的水分及氢，而且减少氧化物230a、氧化物230b、氧化膜230c及氧化膜230d中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。
[0409]
绝缘膜250a可以通过溅射法、cvd法、mbe法、pld法、ald法等形成。绝缘膜250a优选使用减少或去除氢原子的气体的成膜方法形成。由此，可以降低绝缘膜250a的氢浓度。绝缘膜250a在后面工序中成为与氧化物230d接触的绝缘体250，所以如此那样氢浓度得到降低是优选的。
[0410]
在绝缘体250具有两层的叠层结构时，成为绝缘体250的下层的绝缘膜及成为绝缘体250的上层的绝缘膜优选以不暴露于大气环境的方式连续形成。通过以不暴露于大气的方式形成，可以防止大气环境中的杂质或水分附着于成为绝缘体250的下层的绝缘膜及成为绝缘体250的上层的绝缘膜，从而可以保持成为绝缘体250的下层的绝缘膜与成为绝缘体250的上层的绝缘膜的界面附近的清洁。
[0411]
在此，也可以在形成绝缘膜250a之后在含氧气氛下且减压下进行微波处理。通过进行微波处理，由微波产生的电场施加到绝缘膜250a、氧化膜230d、氧化膜230c、氧化物230b、氧化物230a等，从而可以使氧化膜230d中、氧化膜230c中、氧化物230b中及氧化物230a中的v
o
h分开为v
o
与氢。此时被分开的氢的一部分键合于氧而有时作为h2o从绝缘膜250a、氧化膜230d、氧化膜230c、氧化物230b及氧化物230a被去除。另外，氢的一部分有时被
导电体242a及导电体242b吸杂。如此，通过进行微波处理，可以降低绝缘膜250a中、氧化膜230d中、氧化膜230c中、氧化物230b中及氧化物230a中的氢浓度。另外，通过对氧化物230a中、氧化物230b中、氧化膜230d中及氧化膜230c中的v
o
h分开为v
o
与氢后会产生的v
o
供应氧，可以修复或填补v
o
。
[0412]
另外，也可以在进行微波处理之后保持减压状态而进行加热处理。通过进行这种处理，可以高效地去除绝缘膜250a中、氧化膜230d中、氧化膜230c中、氧化物230b中及氧化物230a中的氢。另外，氢的一部分有时被导电体242a及导电体242b吸杂。另外，也可以在进行微波处理之后保持减压状态而反复进行加热处理几次。通过反复进行加热处理，可以进一步高效地去除绝缘膜250a中、氧化膜230d中、氧化膜230c中、氧化物230b中及氧化物230a中的氢。注意，加热处理温度优选为300℃以上且500℃以下。
[0413]
另外，通过进行微波处理而对绝缘膜250a的膜质进行改性，可以抑制氢、水、杂质等的扩散。由此，可以抑制因成为导电体260的导电膜的成膜等后工序加热处理等后处理而氢、水、杂质等经过绝缘体250扩散到氧化物230b、氧化物230a等。
[0414]
接着，依次形成导电膜260a、导电膜260b(参照图13a至图13d)。可以利用溅射法、cvd法、mbe法、pld法、ald法等形成导电膜260a及导电膜260b。在本实施方式中，利用ald法形成导电膜260a，并且利用cvd法形成导电膜260b。
[0415]
接着，通过利用cmp处理直到绝缘体280露出为止对氧化膜230c、氧化膜230d、绝缘膜250a、导电膜260a及导电膜260b进行抛光，形成氧化物230c、氧化物230d、绝缘体250及导电体260(导电体260a及导电体260b)(参照图14a至图14d)。由此，氧化物230c以覆盖到达氧化物230b的开口及氧化物230b的槽部的内壁(侧壁及底面)的一部分的方式配置。另外，氧化物230d隔着氧化物230c以覆盖上述开口及上述槽部的内壁的方式配置。另外，绝缘体250隔着氧化物230c及氧化物230d以覆盖上述开口及上述槽部的内壁的方式配置。另外，导电体260隔着氧化物230c、氧化物230d及绝缘体250以填充上述开口及上述槽部的方式配置。
[0416]
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。另外，也可以在上述加热处理之后以不暴露于大气的方式连续形成绝缘体282。
[0417]
接着，在氧化物230c上、氧化物230d上、绝缘体250上、导电体260上及绝缘体280上形成绝缘体282(参照图15b至图15d)。绝缘体282可以利用溅射法、cvd法、mbe法、pld法或ald法等形成。作为绝缘体282，例如，优选通过溅射法形成氧化铝膜。通过使用溅射法在含氧气氛下形成绝缘体282，可以在进行成膜的同时对绝缘体280添加氧。此时，优选在进行衬底加热的同时形成绝缘体282。另外，通过以接触于导电体260的顶面的方式形成绝缘体282，在后面的加热处理中可以抑制绝缘体280所包含的氧被导电体260吸收，所以是优选的。
[0418]
接着，对绝缘体282的一部分、绝缘体280的一部分、绝缘体254的一部分、绝缘体224的一部分、绝缘体222的一部分、绝缘体216的一部分、绝缘体214的一部分及绝缘体212的一部分进行加工来形成到达绝缘体211的开口(参照图16a至图16d)。该开口有时以围绕晶体管200的方式形成。或者，该开口有时以围绕多个晶体管200的方式形成。因此，在该开口中，绝缘体282的侧面的一部分、绝缘体280的侧面的一部分、绝缘体254的侧面的一部分、绝缘体224的侧面的一部分、绝缘体222的侧面的一部分、绝缘体216的侧面的一部分、绝缘
体214的侧面的一部分及绝缘体212的侧面的一部分露出。
[0419]
可以采用干蚀刻法或湿蚀刻法对绝缘体282的一部分、绝缘体280的一部分、绝缘体254的一部分、绝缘体224的一部分、绝缘体222的一部分、绝缘体216的一部分、绝缘体214的一部分及绝缘体212的一部分进行加工。利用干蚀刻法的加工适合于微细加工。该加工也可以以不同的条件进行。此外，在该工序中，有时绝缘体211中的与上述开口重叠的区域的厚度变薄。
[0420]
接着，覆盖绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216、绝缘体214及绝缘体212地形成绝缘膜287a(参照图17b至图17d)。优选以与绝缘体282相同的条件形成绝缘膜287a。例如，可以通过溅射法、cvd法、mbe法、pld法或ald法等形成绝缘膜287a。
[0421]
具体而言，作为绝缘膜287a，例如优选通过溅射法形成氧化铝膜。通过在包含氧的气氛下采用溅射法形成绝缘膜287a，可以在进行成膜的同时对绝缘体280添加氧。此时，优选在进行衬底加热的同时形成绝缘膜287a。此外，因为与导电体260的顶面接触地形成绝缘体282，所以可以在绝缘膜287a的成膜处理中抑制绝缘体280所包含的氧被导电体260吸收，所以是优选的。
[0422]
然后，对绝缘膜287a进行各向异性蚀刻处理，在绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216、绝缘体214及绝缘体212的侧面上形成绝缘体287(参照图18b至图18d)。
[0423]
在此，当绝缘体282的侧端部和绝缘体287的顶端部接触且绝缘体212的侧端部和绝缘体287的底端部接触时，可以形成密封晶体管200及绝缘体280的结构。
[0424]
作为上述各向异性蚀刻处理，优选进行干蚀刻处理。由此，可以去除形成在与衬底面大致平行的面上的该绝缘膜，而自对准地形成绝缘体287。
[0425]
接着，覆盖绝缘体282、绝缘体287及绝缘体211地形成绝缘体283(参照图19b至图19d)。可以利用溅射法、cvd法、mbe法、pld法或ald法等形成绝缘体283。此外，绝缘体283也可以采用多层结构。例如，可以通过溅射法形成氮化硅，并在该氮化硅上通过cvd法形成氮化硅。如图19b至图19d所示，绝缘体283在上述开口的底面与绝缘体211接触。也就是说，晶体管200的顶面及侧面由绝缘体283包围，而底面由绝缘体211包围。像这样，通过由阻挡性高的绝缘体283及绝缘体211包围晶体管200，可以防止水分及氢从外部进入。
[0426]
接着，也可以在绝缘体283上形成绝缘体284(参照图19b至图19d)。优选通过覆盖性高的成膜方法形成绝缘体284。例如，可以通过溅射法、cvd法、mbe法、pld法或ald法等形成绝缘体284。绝缘体284优选使用与绝缘体212及绝缘体283相同的材料。
[0427]
具体而言，优选通过cvd法形成氮化硅。尤其是，优选使用不包含氢原子或氢原子含量少的化合物气体并采用cvd法形成绝缘体284。
[0428]
接着，在绝缘体284上形成成为绝缘体274的绝缘膜。可以通过溅射法、cvd法、mbe法、pld法或ald法等形成该绝缘膜。例如，优选通过cvd法形成氧化硅膜。此外，优选通过上述使用氢原子得到减少或被去除的气体的成膜方法形成该绝缘膜。由此，可以降低该绝缘膜的氢浓度。
[0429]
接下来，对成为绝缘体274的绝缘膜进行cmp处理来形成其顶面平坦的绝缘体274(参照图19b至图19d)。
[0430]
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃进行1小时的处理。通过该加热处理，可以使在形成绝缘体282时添加的氧扩散到绝缘体280，而且将该氧经过氧化物230c供应给氧化物230a及氧化物230b。另外，该加热处理不局限于在形成绝缘体274之后进行，也可以在形成绝缘体282之后、形成绝缘体284之后等进行。
[0431]
接着，在绝缘体254、绝缘体280、绝缘体282、绝缘体283及绝缘体284中形成到达导电体242a的开口及到达导电体242b的开口(参照图20a及图20b)。在形成该开口时，可以利用光刻法。注意，在图20a中该开口在俯视时的形状为圆形，但是不局限于此。例如，在俯视时，该开口也可以具有椭圆等大致圆形形状、四角形等多角形形状、使四角形等多角形的角部带弧形的形状。
[0432]
接着，形成成为绝缘体241a及绝缘体241b的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241a及绝缘体241b(参照图20a及图20b)。可以利用溅射法、cvd法、mbe法、pld法或ald法等形成该绝缘膜。作为该绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ald法形成氧化铝膜。或者，优选使用peald法形成氮化硅膜。氮化硅对氢具有高阻挡性，所以是优选的。
[0433]
另外，作为成为绝缘体241a及绝缘体241b的绝缘膜的各向异性蚀刻，例如可以使用干蚀刻法等。通过在开口的侧壁部设置绝缘体241a或绝缘体241b，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
[0434]
接着，形成成为导电体240a及导电体240b的导电膜。该导电膜优选是包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以采用氮化钽、氮化钛等与钨、钼、铜等的叠层。可以利用溅射法、cvd法、mbe法、pld法或ald法等形成该导电膜。
[0435]
接着，通过进行cmp处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体284及绝缘体274的顶面露出。其结果是，上述导电膜只残留在上述开口中，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图20a及图20b)。注意，有时由于该cmp处理而绝缘体284的顶面的一部分及绝缘体274的顶面的一部分被去除。
[0436]
接着，形成成为导电体246a及导电体246b的导电膜。可以利用溅射法、cvd法、mbe法、pld法或ald法等形成该导电膜。
[0437]
接着，通过光刻法对成为导电体246a及导电体246b的导电膜进行加工，来形成与导电体240a的顶面接触的导电体246a及与导电体240b的顶面接触的导电体246b。此时，导电体246a及导电体246b与绝缘体284不重叠的区域的绝缘体284的一部分有时被去除(参照图21b至图21d)。
[0438]
接着，在导电体246a上、导电体246b上及绝缘体284上形成绝缘体286(参照图4a至图4d)。可以利用溅射法、cvd法、mbe法、pld法或ald法等形成绝缘体286。另外，绝缘体286可以为多层。例如，也可以利用溅射法形成氮化硅而在该氮化硅上利用cvd法形成氮化硅。
[0439]
通过上述工序，可以制造包括图4a至图4d所示的晶体管200的半导体装置。如图5至图21所示，通过使用本实施方式所示的半导体装置的制造方法可以制造晶体管200。注意，当制造包括图1a至图1d所示的晶体管200的半导体装置时，也可以不进行图16至图18所示的工序而制造半导体装置。
[0440]
<半导体装置的应用例子>
[0441]
下面，参照图22a和图22b对与上述<半导体装置的结构例子>及上述<半导体装置的变形例子>不同的包括根据本发明的一个方式的晶体管200的半导体装置的一个例子进行说明。注意，在图22a和图22b所示的半导体装置中，对具有与构成<半导体装置的变形例子>所示的半导体装置(参照图4a至图4d)的构成要素相同的构成要素的结构附加相同附图标记。在本节中，作为晶体管200的构成材料可以使用在<半导体装置的结构例子>及<半导体装置的变形例子>中进行了详细说明的材料。
[0442]
图22a及图22b示出由绝缘体283和绝缘体211包围多个晶体管(晶体管200_1至晶体管200_n)进行密封的结构。图22a及图22b示出多个晶体管沿着沟道长度方向上排列，但是不局限于此。多个晶体管既可以在沟道宽度方向上排列，也可以配置为矩阵状。另外，也可以根据设计无规性地配置。
[0443]
如图22a所示，在多个晶体管(晶体管200_1至晶体管200_n)的外侧形成有绝缘体283与绝缘体211接触的部分(下面，有时称为密封部265)。以围绕多个晶体管(也称为晶体管群)的方式形成有密封部265。通过采用这种结构，可以由绝缘体283和绝缘体211包围多个晶体管。由此，被密封部265围绕的晶体管群设置在衬底上。
[0444]
另外，也可以以与密封部265重叠的方式设置切割线(有时称为分割线、分断线或截断线)。上述衬底沿着切割线分断，所以被密封部265围绕的晶体管群切割为一个芯片。
[0445]
另外，图22a示出多个晶体管(晶体管200_1至晶体管200_n)被一个密封部265围绕的例子，但是不局限于此。如图22b所示，也可以使多个晶体管由多个密封部围绕。在图22b中，由密封部265a围绕多个晶体管，而且还由外侧的密封部265b围绕该晶体管。
[0446]
像这样，在由多个密封部围绕多个晶体管(晶体管200_1至晶体管200_n)时，绝缘体283和绝缘体212接触的部分变多，因此可以进一步提高绝缘体283和绝缘体212的密接性。由此，可以更牢固地密封多个晶体管。
[0447]
在此情况下，既可以与密封部265a或密封部265b重叠地设置切割线，又可以在密封部265a与密封部265b之间设置切割线。
[0448]
根据本发明的一个方式可以提供一种晶体管特性的不均匀少的半导体装置。另外，根据本发明的一个方式可以提供一种高可靠性的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式可以提供一种低功耗的半导体装置。
[0449]
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
[0450]
(实施方式2)
[0451]
在本实施方式中，参照图23及图24说明半导体装置的一个方式。
[0452]
[存储装置1]
[0453]
图23示出使用根据本发明的一个方式的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
[0454]
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流低，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
[0455]
在图23所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。
[0456]
此外，通过将图23所示的存储装置配置为矩阵状，可以构成存储单元阵列。
[0457]
<晶体管300>
[0458]
晶体管300设置在衬底311上，并包括：用作栅极的导电体316、用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313以及用作源区域或漏区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
[0459]
在此，在图23所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为fin型晶体管。另外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对soi衬底进行加工来形成具有凸部的半导体膜。
[0460]
注意，图23所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
[0461]
<电容器100>
[0462]
电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、用作第二电极的导电体120及用作介电质的绝缘体130。在此，绝缘体130优选使用可用作上述实施方式所示的绝缘体286的绝缘体。
[0463]
此外，例如，也可以同时形成设置在导电体240上的导电体112及导电体110。另外，导电体112用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
[0464]
在图23中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
[0465]
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并以叠层或单层设置。
[0466]
例如，绝缘体130优选使用氧氮化硅等绝缘耐应力高的材料和高介电常数(high
‑
k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high
‑
k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容器100的静电破坏。
[0467]
注意，作为高介电常数(high
‑
k)材料(相对介电常数高的材料)，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。
[0468]
另一方面，作为绝缘耐应力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。
[0469]
<布线层>
[0470]
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
[0471]
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。另外，导电体328及导电体330被用作插头或布线。
[0472]
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(cmp)法等的平坦化处理实现平坦化。
[0473]
另外，也可以在绝缘体326及导电体330上设置布线层。例如，在图23中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356用作插头或布线。
[0474]
同样地，在绝缘体210、绝缘体211、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
[0475]
在此，与上述实施方式所示的绝缘体241a及绝缘体241b同样，以与用作插头的导电体218的侧面接触的方式设置绝缘体217。绝缘体217以与绝缘体210、绝缘体211、绝缘体212、绝缘体214及绝缘体216中的开口的内壁接触的方式设置。换言之，绝缘体217设置在导电体218与绝缘体210、绝缘体211、绝缘体212、绝缘体214及绝缘体216之间。导电体205可以与导电体218并行形成，所以有时以与导电体205的侧面接触的方式形成绝缘体217。
[0476]
作为绝缘体217，例如可以使用氮化硅、氧化铝或氮氧化硅等绝缘体。绝缘体217以与绝缘体211、绝缘体212、绝缘体214及绝缘体222接触的方式设置，所以可以抑制水、氢等杂质从绝缘体210或绝缘体216等通过导电体218混入氧化物230。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。另外，可以防止包含在绝缘体210或绝缘体216中的氧被导电体218吸收。
[0477]
绝缘体217可以使用与绝缘体241a及绝缘体241b同样的方法形成。例如，使用peald法形成氮化硅，使用各向异性蚀刻形成到达导电体356的开口即可。
[0478]
作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
[0479]
例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
[0480]
例如，绝缘体150、绝缘体210、绝缘体352及绝缘体354等优选使用相对介电常数低
的绝缘体。例如，该绝缘体优选含有氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
[0481]
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体211、绝缘体212及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
[0482]
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
[0483]
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
[0484]
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料、金属氧化物材料等的导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
[0485]
<<设置有氧化物半导体的层的布线或插头>>
[0486]
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
[0487]
例如，在图23中，优选在具有过剩氧的绝缘体224及绝缘体280与导电体240之间设置绝缘体241。通过使绝缘体241与绝缘体222、绝缘体282、绝缘体283及绝缘体284接触地设置，绝缘体224及晶体管200可以具有由具有阻挡性的绝缘体密封的结构。
[0488]
也就是说，通过设置绝缘体241，可以抑制绝缘体224及绝缘体280所具有的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
[0489]
另外，作为绝缘体241，优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘材料。例如，优选使用氮化硅、氮氧化硅、氧化铝或氧化铪等。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等的金属氧化物等。
[0490]
另外，与上述实施方式同样，晶体管200优选由绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284密封。通过采用上述结构，可以降低包含在绝缘体274、绝缘体150等中的氢混入绝缘体280等。
[0491]
在此，导电体240贯通绝缘体284、绝缘体283及绝缘体282，导电体218贯通绝缘体
214、绝缘体212及绝缘体211，并且，如上所述，绝缘体241与导电体240接触地设置，绝缘体217与导电体218接触地设置。由此，可以减少通过导电体240及导电体218混入绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284的内侧的氢。如此，可以由绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283、绝缘体284、绝缘体241及绝缘体217更确实地密封晶体管200，而可以减少包含在绝缘体274等中的氢等杂质从外侧混入。
[0492]
另外，如上述实施方式所示，绝缘体216、绝缘体224、绝缘体280、绝缘体250及绝缘体274优选使用减少或去除氢原子的气体的成膜方法而形成。由此，可以降低绝缘体216、绝缘体224、绝缘体280、绝缘体250及绝缘体274的氢浓度。
[0493]
如此，可以降低晶体管200附近的硅类绝缘膜的氢浓度，而可以降低氧化物230的氢浓度。
[0494]
<切割线>
[0495]
下面，对当将大面积衬底按每个半导体组件分割而得到芯片形状的多个半导体装置时设置的切割线(有时也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体组件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
[0496]
在此，例如，如图23所示，优选以与绝缘体283和绝缘体211接触的区域重叠于切割线的方式进行设计。也就是说，在与设置在包括多个晶体管200的存储单元的边缘的成为切割线的区域附近，在绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216、绝缘体214及绝缘体212中设置开口。
[0497]
也就是说，在设置于绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216、绝缘体214及绝缘体212的上述开口中，绝缘体211与绝缘体283接触。另外，也可以在绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216及绝缘体214中设置开口而使绝缘体212与绝缘体283接触。例如，此时，也可以使用相同的材料及相同的方法形成绝缘体212和绝缘体283。通过使用相同的材料及相同的方法形成绝缘体212和绝缘体283，可以提高紧密性。例如，优选使用氮化硅。
[0498]
通过采用该结构，可以由绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284包围晶体管200。绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283和绝缘体284中的至少一个由于具有抑制氧、氢及水的扩散的功能，所以即使将衬底按每个形成有本实施方式所示的半导体组件的电路区域分割而加工为多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200。
[0499]
通过采用该结构，可以防止绝缘体280及绝缘体224中的过剩氧扩散到外部。因此，绝缘体280及绝缘体224中的过剩氧高效地被供应到晶体管200中的形成沟道的氧化物中。由于该氧，而可以减少晶体管200中的形成沟道的氧化物的氧空位。由此，可以使晶体管200中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
[0500]
注意，在图23所示的存储装置中作为电容器100的形状采用平面型，但是本实施方式所示的存储装置不局限于此。例如，如图24所示，作为电容器100的形状也可以采用圆柱
型。图24所示的存储装置的绝缘体150下方的结构与图23所示的半导体装置相同。
[0501]
图24所示的设置有电容器100的层包括绝缘体130上的绝缘体150、绝缘体150上的绝缘体142、配置在形成于绝缘体150及绝缘体142的开口中的导电体115、导电体115及绝缘体142上的绝缘体145、绝缘体145上的导电体125、导电体125及绝缘体145上的绝缘体152。在此，在形成于绝缘体150及绝缘体142的开口中配置导电体115、绝缘体145及导电体125的至少一部分。
[0502]
导电体115被用作电容器100的下部电极，导电体125被用作电容器100的上部电极，绝缘体145被用作电容器100的介电质。电容器100具有在绝缘体150及绝缘体142的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加每单位面积的静电电容。开口的深度越深，电容器100的静电电容越大。如此，通过增加电容器100的每单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
[0503]
作为绝缘体152，可以使用能够用作绝缘体280的绝缘体。另外，作为绝缘体142，优选使用被用作形成绝缘体150的开口时的蚀刻停止层并可以用于绝缘体214的绝缘体。
[0504]
形成在绝缘体150及绝缘体142中的开口的俯视时的形状可以为四角形、四角形以外的多角形状、其角部呈弧形的多角形状或椭圆等圆形形状。在此，在俯视时优选该开口与晶体管200重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管200的半导体装置的占有面积。
[0505]
导电体115以与形成在绝缘体142及绝缘体150中的开口接触的方式配置。导电体115的顶面优选与绝缘体142的顶面大致对齐。另外，导电体115的底面通过绝缘体130的开口与导电体110接触。导电体115优选通过ald法或cvd法等形成，例如使用可用于导电体205的导电体即可。
[0506]
绝缘体145以覆盖导电体115及绝缘体142的方式配置。例如，优选通过ald法或cvd法等形成绝缘体145。作为绝缘体145，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并且可以采用叠层结构或单层结构。例如，作为绝缘体145，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
[0507]
另外，绝缘体145优选使用氧氮化硅等绝缘耐应力高的材料或高介电常数(high
‑
k)材料。或者，也可以使用绝缘耐应力高的材料及高介电常数(high
‑
k)材料的叠层结构。
[0508]
注意，作为高介电常数(high
‑
k)材料(相对介电常数高的材料)，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。通过具有这样high
‑
k材料，即使使绝缘体145变厚也可以充分确保电容器100的静电电容。通过使绝缘体145变厚，可以抑制在导电体115与导电体125之间产生的泄漏电流。
[0509]
另一方面，作为绝缘耐应力高的材料，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。例如，可以使用依次层叠有通过ald法形成的氮化硅、通过peald法形成的氧化硅、通过ald法形成的氮化硅的绝缘膜。通过使用这样的绝缘耐压力高的绝缘体，绝缘耐压力提高而可以抑制电容器100的静电破坏。
[0510]
导电体125以填埋形成在绝缘体142及绝缘体150中的开口的方式配置。另外，导电
体125通过导电体140及导电体153与布线1005电连接。导电体125优选通过ald法或cvd法等形成，例如使用可用于导电体205的导电体即可。
[0511]
另外，导电体153设置在绝缘体154上且被绝缘体156覆盖。导电体153可以使用可用于导电体112的导电体，绝缘体156可以使用可用于绝缘体152的绝缘体。在此，导电体153与导电体140的顶面接触，并且被用作电容器100、晶体管200或晶体管300的端子。
[0512]
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
[0513]
(实施方式3)
[0514]
<半导体装置的变形例子>
[0515]
在本实施方式中，使用图25a至图25d说明本发明的一个方式的半导体装置的一个例子。
[0516]
图25a是本发明的一个方式的半导体装置的俯视图。图25b至图25d是该半导体装置的截面图。图25b是对应图25a中的点划线a1
‑
a2的部分的截面图。图25c是对应图25a中的点划线a3
‑
a4的部分的截面图。图25d是对应图25a中的点划线a5
‑
a6的部分的截面图。在图25a的俯视图中，为了明确起见，省略一部分构成要素。
[0517]
注意，在图25a至图25d所示的半导体装置中，对具有与上述实施方式所示的半导体装置的构成要素相同的功能的构成要素附加相同的附图标记。在本节中，半导体装置的构成材料可以使用在上述实施方式中进行了详细说明的材料。
[0518]
<<半导体装置的变形例子2>>
[0519]
图25a至图25d所示的半导体装置是图4a至图4d所示的半导体装置的变形例子。图25a至图25d所示的半导体装置与图4a至图4d所示的半导体装置的不同之处在于不包括绝缘体211及绝缘体287。
[0520]
优选通过溅射法形成图25a至图25d所示的晶体管200的构成要素的至少一部分及设置在晶体管200周围的构成要素的一部分。例如，也可以通过溅射法形成绝缘体212、绝缘体214、绝缘体216、成为氧化物230a的氧化膜、成为氧化物230b的氧化膜、成为氧化物243a及氧化物243b的氧化膜、绝缘体254、成为绝缘体280的绝缘膜，成为氧化物230c的氧化膜、成为氧化物230d的氧化膜、绝缘体282以及绝缘体283等。通过溅射法形成的膜具有较低的氢浓度，所以是优选的。因此，可以制造氢浓度较低的晶体管200。
[0521]
此外，也可以通过溅射法形成绝缘体222、绝缘体224、成为绝缘体250的绝缘膜、绝缘体284、绝缘体274、成为导电体242a及导电体242b的导电膜以及成为导电体260(导电体260a及导电体260b)的导电膜等。
[0522]
通过具有上述结构，即便不设置使用具有俘获并固定氢的功能的材料形成的绝缘体287，也可以制造氢浓度较低的晶体管200。另外，可以减少加热处理等用来降低膜中的氢浓度的工序，而可以缩短半导体装置的制造工序时间。
[0523]
绝缘体212、绝缘体214及绝缘体216优选以不暴露于大气环境的方式连续形成。通过不暴露于大气的方式形成，可以防止大气环境中的杂质或水分附着于绝缘体212、绝缘体214及绝缘体216上，从而可以保持绝缘体212与绝缘体214的界面及界面附近以及绝缘体214与绝缘体216的界面及界面附近的清洁，所以是优选的。
[0524]
此外，成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为氧化物243a和
氧化物243b的氧化膜优选以不暴露于大气环境的方式连续地形成。通过以不暴露于大气的方式形成，可以防止大气环境中的杂质或水分附着到成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为氧化物243a和氧化物243b的氧化膜上，由此可以保持成为氧化物230a的氧化膜与成为氧化物230b的氧化膜的界面及界面附近以及成为氧化物230b的氧化膜与成为氧化物243a和氧化物243b的氧化膜的界面及界面附近的清洁，所以是优选的。
[0525]
此外，绝缘体254及成为绝缘体280的绝缘膜优选以不暴露于大气环境的方式连续形成。通过以不暴露于大气的方式形成，可以防止大气环境中的杂质或水分附着于绝缘体254及成为绝缘体280的绝缘膜上，从而可以保持绝缘体254与成为绝缘体280的绝缘膜的界面及界面附近的清洁，所以是优选的。
[0526]
在连续地进行成膜时，例如可以使用多室方式的成膜装置。通过连续地进行成膜，可以缩短半导体装置的制造工序时间，所以是优选的。在后面说明能够连续地进行成膜的装置。
[0527]
例如，优选的是，作为绝缘体212及绝缘体283使用氮化硅等，作为绝缘体214及绝缘体282使用氧化铝等。由此，可以抑制水、氢等杂质经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管200一侧。或者，可以抑制绝缘体224等中的氧通过绝缘体212及绝缘体214扩散至衬底一侧。另外，可以抑制水、氢等的杂质从晶体管200的外方通过绝缘体282及绝缘体283混入到晶体管200内。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体212、绝缘体214、绝缘体282及绝缘体283围绕晶体管200的结构。
[0528]
通过具有上述结构，可以降低晶体管200中的氢浓度。例如，晶体管200具有通过sims测得的氢浓度低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3的区域。具体而言，该区域包含在绝缘体224、氧化物230a、氧化物230c等中。就是说，绝缘体224、氧化物230a、氧化物230b及氧化物230c中的至少一个具有通过sims测得的氢浓度低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3的区域。注意，该区域不仅包含在晶体管200中，而且包含在设置于晶体管200周围的构成要素中。作为设置于晶体管200周围的构成要素，例如有绝缘体280。
[0529]
图25a至图25d所示的晶体管200不示出图4a至图4d所示的层244a及层244b。根据上述实施方式所示的去除层244a的方法，有时在截面tem图像等中观察不到层244a及层244b。
[0530]
注意，层244a及层244b有时可以通过edx检测出。例如，在与导电体242a或导电体242b重叠的区域的氧化物230b的侧面，检测出通过利用edx的元素分析来测得的层244a或层244b的主要成分(不包含氧)的浓度为检测下限以上且1.0atomic％以下的区域。此外，在与导电体242a或导电体242b重叠的区域的氧化物230b的侧面，层244a或层244b的主要成分(不包含氧)的浓度高于不与氧化物230b重叠的区域的绝缘体224的顶面的层244a或层244b的主要成分(不包含氧)的浓度。
[0531]
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
[0532]
(实施方式4)
[0533]
在本实施方式中，参照图26至图29对半导体装置的一个方式进行说明。
[0534]
[存储装置2]
[0535]
图26示出根据本发明的一个方式的半导体装置(存储装置)的一个例子。
[0536]
<存储器件的结构例子>
[0537]
图26是包括存储器件290的半导体装置的截面图。图26所示的存储器件290除了图25a至图25d所示的晶体管200之外还包括电容器件292。图26相当于晶体管200的沟道长度方向的截面图。
[0538]
注意，在图26所示的半导体装置中，对具有与构成上述实施方式所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。在本节中，作为半导体装置的构成材料可以使用在上述实施方式中进行了详细说明的材料。
[0539]
电容器件292包括导电体242b、设置在导电体242b上的绝缘体293及设置在绝缘体293上的导电体294。就是说，电容器件292构成mim(metal
‑
insulator
‑
metal：金属
‑
绝缘体
‑
金属)电容器。另外，由于电容器件292所包括的一对电极的一方，即导电体242b兼作晶体管的源电极或漏电极。因此，在电容器件292的制造工序中，因为可以兼用晶体管的制造工序的一部分，所以可以制造生产性高的半导体装置。另外，可以减小配置晶体管和电容器件的面积。
[0540]
作为导电体294，例如使用可用于导电体240a及导电体240b的材料即可。
[0541]
作为绝缘体293，例如优选使用氧化锆、氧化铝及氧化锆的叠层结构。另外，例如使用可用于绝缘体130的材料即可，优选设置为叠层或单层。
[0542]
此外，也可以在存储器件290上设置布线层。例如，在图26中，在晶体管200及电容器件292上作为层间膜依次层叠地设置有绝缘体284及绝缘体160。另外，在绝缘体283、绝缘体284及绝缘体160中填充有与晶体管200电连接的导电体166。导电体166被用作插头或布线。
[0543]
另外，也可以在绝缘体160及导电体166上设置布线层。例如，在图26中，依次层叠地设置有绝缘体162及绝缘体164。另外，在绝缘体162及绝缘体164中形成有导电体168。导电体168被用作插头或布线。
[0544]
作为绝缘体160及绝缘体164优选使用相对介电常数较低的绝缘体。例如，作为绝缘体160及绝缘体164优选使用可用于绝缘体352等的绝缘体。
[0545]
作为绝缘体162优选使用具有抑制氢等的杂质及氧的透过的功能的绝缘体。例如，作为绝缘体162优选使用可用于绝缘体350等的绝缘体。
[0546]
另外，上述存储器件290也可以具有叠层结构。图27是层叠五层的存储器件290的结构的截面图。如图27所示，存储器件290通过导电体240及导电体166与不同存储器件290电连接。
[0547]
另外，如图27所示，也可以由绝缘体283及绝缘体212围绕多个存储器件(存储器件290_1至存储器件290_5)进行密封。通过围绕多个存储器件进行密封，可以使工序简化。另外，通过利用溅射法形成构成晶体管200的结构的一部分及设置在晶体管200周围的结构的一部分，可以降低晶体管200的氢浓度。因此，在晶体管200的上方制造不同的晶体管200时，也可以将位于下方的晶体管200的氢浓度保持为低浓度。由此，在存储器件290具有叠层结构时，不对存储器件290一个一个地进行密封而围绕多个存储器件进行密封，也可以降低晶体管200中的氢浓度。
[0548]
另外，在由绝缘体283及绝缘体212密封多个存储器件时，既可以围绕所有多个存
储器件进行密封，又可以围绕每一部分存储器件进行密封。
[0549]
多个存储器件既可以在沟道长度方向上排列，又可以在沟道宽度方向上排列，也可以以矩阵状排列。另外，也可以根据设计无规律地配置。
[0550]
另外，在绝缘体214及绝缘体282使用相同材料时，也可以不设置绝缘体214和绝缘体282中的任一个。由此，可以减少工序数。
[0551]
如图27所示，通过层叠多个存储器件(存储器件290_1至存储器件290_5)，可以在不增大存储器件的占有面积的状态下集成存储器件。换言之，可以构成3d存储器件。
[0552]
注意，图27示出各层包括一个存储器件的结构，但是不局限于此。如上述<半导体装置的应用例子>所示，各层也可以包括多个存储器件，该多个存储器件既可以在沟道长度方向上排列，又可以在沟道宽度方向上排列，也可以以矩阵状排列。另外，也可以根据设计无规律地配置。
[0553]
<存储器件的变形例子>
[0554]
以下，使用图28a、图28b及图29说明与上述<存储器件的结构例子>所示的半导体装置不同的根据本发明的一个方式的包括晶体管200及电容器件292的半导体装置的一个例子。注意，在图28a、图28b及图29所示的半导体装置中，对具有与构成上述实施方式及图26所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。另外，在本节中，构成晶体管200及电容器件292的材料可以使用在上述实施方式及上述<存储器件的结构例子>中详细地说明的材料。
[0555]
<<存储器件的变形例子1>>
[0556]
以下，使用图28a及图28b说明包括存储器件600的半导体装置的一个例子。存储器件600包括晶体管200a、晶体管200b、电容器件292a及电容器件292b。
[0557]
图28a是包括存储器件600的半导体装置的俯视图。另外，图28b是沿着图28a中的点划线a1
‑
a2的截面图，也是晶体管200a及晶体管200b的沟道长度方向的截面图。在图28a的俯视图中，为了明确起见，省略部分构成要素。
[0558]
如图28b所示，存储器件600具有以a3
‑
a4的点划线为对称轴的轴对称的结构。导电体242c兼作晶体管200a的源电极和漏电极中的一个以及晶体管200b的源电极和漏电极中的一个。另外，导电体240c兼作与晶体管200a电连接且被用作插头的导电体及与晶体管200b电连接且被用作插头的导电体。如此，通过作为两个晶体管、两个电容器件、布线以及插头的连接关系采用上述结构，可以提供一种可以实现微型化或高集成化的半导体装置。
[0559]
晶体管200a、晶体管200b、电容器件292a及电容器件292b的各结构及效果可以参照图25a至图25d及图26所示的半导体装置的结构例子。
[0560]
<<存储器件的变形例子2>>
[0561]
图29示出存储单元470具有包括晶体管200t的晶体管层413及四层的存储器件层(存储器件层415_1至存储器件层415_4)的例子。
[0562]
存储器件层415_1至存储器件层415_4的每一个包括多个存储器件420。作为存储器件420，例如可以使用图26所示的存储器件290或图28a及图28b所示的存储器件600。
[0563]
存储器件420经过导电体424及导电体166与不同的存储器件层所包括的存储器件420及晶体管层413所具有的晶体管200t电连接。
[0564]
存储单元470由绝缘体212、绝缘体214、绝缘体282及绝缘体283密封(为了方便起
见，以下称为密封结构)。绝缘体283的周围设置有绝缘体274。另外，绝缘体274、绝缘体283及绝缘体212设置有导电体440且与元件层411电连接。
[0565]
另外,绝缘体212及绝缘体283优选为对氢具有高阻挡性的材料。另外，绝缘体214及绝缘体282优选使用具有俘获或固定氢的功能的材料。
[0566]
例如，作为上述对氢具有高阻挡性的材料，可以举出氮化硅、氮氧化硅等。另外，作为上述具有俘获或固定氢的功能材料，可以举出氧化铝、氧化铪以及包含铝及铪的氧化物(铝酸铪)等。
[0567]
对用于绝缘体212、绝缘体214、绝缘体282及绝缘体283的材料的结晶结构没有特别的限制，可以采用具有非晶或结晶性的结构即可。例如，作为具有俘获或固定氢的功能的材料，优选使用非晶氧化铝膜。非晶氧化铝的俘获或固定氢的量有时比结晶性高的氧化铝多。
[0568]
另外，在密封结构的内部设置有绝缘体280。绝缘体280具有通过加热释放氧的功能。或者，绝缘体280具有过剩氧区域。
[0569]
在此，作为绝缘体280中的过剩氧的相对于接触于绝缘体280的氧化物半导体中的氢的扩散的模型，可以考虑如下模型。
[0570]
氧化物半导体中的氢通过接触于氧化物半导体的绝缘体280扩散到其他结构体。通过绝缘体280中的过剩氧与氧化物半导体中的氢起反应形成oh键合，该氢扩散到绝缘体280中。当具有oh键合的氢原子到达俘获或固定氢的材料(典型为绝缘体282)时，氢原子与键合于绝缘体282中的原子(例如，金属原子等)的氧原子起反应并在绝缘体282中俘获或固定。另一方面，具有oh键合的氧原子被估计为作为过剩氧残留在绝缘体280中。换言之，在该氢的扩散中，绝缘体280中的过剩氧发挥如中介作用的可能性高。
[0571]
为了满足上述模型，半导体装置的制造工序是重要因素之一。
[0572]
作为一个例子，在氧化物半导体形成包含过剩氧的绝缘体280之后形成绝缘体282。之后，优选进行加热处理。具体而言，该加热处理在含氧气氛、含氮气氛或氧和氮的混合气氛下，以350℃以上，优选以400℃以上的温度进行。加热处理时间为1小时以上，优选为4小时以上，进一步优选为8小时以上。
[0573]
通过进行上述加热处理，可以抑制氧化物半导体中的氢通过绝缘体280及绝缘体282向外部扩散。换言之，可以降低存在于氧化物半导体及该氧化物半导体附近的氢的绝对量。
[0574]
在进行上述加热处理之后，形成绝缘体283。因为绝缘体283是具有对氢的高阻挡性的材料，所以可以抑制扩散到外部的氢或存在于外部的氢侵入内部，具体而言，氧化物半导体或绝缘体280一侧。
[0575]
注意，示出上述加热处理在形成绝缘体282之后进行的结构，但是不局限于此。例如，上述加热处理也可以在形成晶体管层413之后或者形成存储器件层415_1至存储器件层415_3之后进行。另外，在通过上述加热处理使氢向外部扩散时，氢向晶体管层413的上方或横方向扩散。同样地，在形成存储器件层415_1至存储器件层415_3之后进行加热处理时，氢向上方或横方向扩散。
[0576]
通过采用上述制造工序而绝缘体212及绝缘体283贴合在一起，可以得到上述密封结构。
[0577]
如此，通过采用上述结构及上述制造工序，可以提供一种使用氢浓度得到降低的氧化物半导体的半导体装置。例如，包括在晶体管200t或存储器件420中的氧化物230b或氧化物230c具有通过sims测得的氢浓度低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3的区域。
[0578]
由此，可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式的可以提供一种具有良好的电特性的半导体装置。
[0579]
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、构成、方法等适当地组合而使用。
[0580]
(实施方式5)
[0581]
在本实施方式中，参照图30说明可以在制造本发明的一个方式的半导体装置时使用的装置。
[0582]
在制造本发明的一个方式的半导体装置时，优选使用包括可以连续地形成不同种类的膜的多个处理室的所谓的多室装置。各处理室都可以进行利用溅射、cvd及ald等的成膜处理。例如，在将一个处理室作为进行溅射的处理室(也称为溅射室)时，该溅射室可以连接有气体供应装置、连接于该气体供应装置的气体纯化装置、真空泵、靶材等。
[0583]
另外，也可以在各处理室进行衬底的清洗处理、等离子体处理、反溅射处理、蚀刻处理、灰化处理、加热处理等。通过在各处理室中适当地进行不同处理，可以以不暴露于大气的方式形成绝缘膜、导电膜及半导体膜。
[0584]
作为用于本发明的一个方式的半导体膜，典型地可以举出氧化物半导体膜。尤其是，通过使用杂质浓度低且缺陷态密度低(氧空位少)的氧化物半导体膜可以制造具有良好的电特性的晶体管。在此，将杂质浓度低且缺陷态密度低的情况称为高纯度本征或实质上高纯度本征。
[0585]
在高纯度本征或实质上高纯度本征的氧化物半导体膜中载流子发生源少，所以可以降低载流子浓度。因此，在该氧化物半导体膜中形成有沟道形成区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著小，即便是沟道宽度为1
×
106μm、沟道长度为10μm的元件，当源电极与漏电极间的电压(漏电压)在1v至10v的范围时，关态电流也可以为半导体参数分析仪的测量极限以下，即1
×
10
‑
13
a以下。
[0586]
作为氧化物半导体膜中的杂质，典型地可以举出水、氢等。另外，在本说明书等中，有时将降低或去除氧化物半导体膜中的水及氢的处理称为脱水化、脱氢化。另外，有时将对氧化物半导体膜添加氧的处理称为加氧化，有时将被加氧化且包含超过化学计量组成的氧的状态称为过剩氧状态。
[0587]
在此，通过作为氧化物半导体、位于氧化物半导体的下层的绝缘体或导电体以及位于氧化物半导体的上层的绝缘体或导电体，以不暴露于大气的方式连续地形成不同种类的膜，可以形成杂质(尤其是氢、水)浓度得到降低的实质上高纯度本征的氧化物半导体膜。
[0588]
首先，使用图30说明可以在制造本发明的一个方式的半导体装置时使用的装置的详细的结构例子。通过使用图30所示的装置，可以连续地形成半导体膜、位于半导体膜的下层的绝缘体或导电体以及位于半导体膜的上层的绝缘膜或导电膜。由此，可以抑制有可能
进入半导体膜中的杂质(尤其是，氢、水)。另外，图30所示的装置不但可以连续地形成包括半导体膜的叠层结构，而且可以连续地形成材料不同的绝缘膜、材料不同的导电膜、绝缘膜与导电膜的叠层结构等。
[0589]
图30示意性地示出枚叶式的多室装置4000的俯视图。
[0590]
装置4000包括：大气侧衬底供应室4010；从大气侧衬底供应室4010传送衬底的大气侧衬底传送室4012；传送衬底且将室内的压力从大气压切换为减压或者从减压切换为大气压的装载闭锁室4020a；进行衬底的搬出且将室内的压力从减压切换为大气压或者从大气压切换为减压的卸载闭锁室4020b；在真空中传送衬底的传送室4029及传送室4039；使传送室4029与传送室4039连接的移动室4030a及移动室4030b；进行成膜或加热的处理室4024a、处理室4024b、处理室4034a、处理室4034b、处理室4034c、处理室4034d及处理室4034e。
[0591]
多个处理室可以并行进行不同处理。由此，可以容易地制造不同种类的膜的叠层结构。另外，最多可以进行对应处理室个数的并行处理。例如，图30所示的装置4000包括七个处理室。由此，可以使用一个装置(在本说明书中也称为in
‑
situ)以不暴露于大气的方式连续地进行七个成膜处理。
[0592]
另一方面，在叠层结构中，可以以不暴露于大气的方式制造的叠层个数并不一定与处理室的个数相同。例如，在所需的叠层结构具有相同材料的多个层时，这些层可以由一个处理室形成，所以可以制造其叠层个数多于所设置的处理室的个数的叠层结构。
[0593]
大气侧衬底供应室4010也可以包括收纳衬底的盒式接口4014、进行衬底的对准的对准接口(alignment port)4016。另外，也可以包括多个(例如，图30中包括三个)盒式接口4014。
[0594]
另外，大气侧衬底传送室4012连接于装载闭锁室4020a及卸载闭锁室4020b。传送室4029连接于装载闭锁室4020a、卸载闭锁室4020b、移动室4030a、移动室4030b、处理室4024a及处理室4024b。移动室4030a及移动室4030b连接于传送室4029及传送室4039。传送室4039连接于移动室4030a、移动室4030b、处理室4034a、处理室4034b、处理室4034c、处理室4034d及处理室4034e。
[0595]
另外，在各室的连接部设置有闸阀4028或闸阀4038，可以使除了大气侧衬底供应室4010、大气侧衬底传送室4012以外的各室独立地保持真空状态。另外，大气侧衬底传送室4012包括传送机器人4018。传送室4029包括传送机器人4026，传送室4039包括传送机器人4036。传送机器人4018、传送机器人4026及传送机器人4036包括多个可动部以及保持衬底的臂且可以向各室传送衬底。
[0596]
另外，传送室、处理室、装载闭锁室、卸载闭锁室以及移动室的个数不局限于上述个数，可以根据设置它们的空间或工序条件适当地决定个数。
[0597]
尤其是，在包括多个传送室时，优选在一个传送室与其他传送室间包括两个以上的移动室。例如，如图30所示，在包括传送室4029及传送室4039时，优选在传送室4029与传送室4039间并列地配置移动室4030a及移动室4030b。
[0598]
通过并列地配置移动室4030a及移动室4030b，例如，可以同时进行以下工序：传送机器人4026将衬底传送到移动室4030a的工序；以及传送机器人4036将衬底传送到移动室4030b的工序。另外，可以同时进行以下工序：传送机器人4026将衬底从移动室4030b搬出的
工序；以及传送机器人4036将衬底从移动室4030a搬出的工序。换言之，通过同时驱动多个传送机器人，生产率提高。
[0599]
另外，图30示出一个传送室包括一个传送机器人且连接于多个处理室的例子，但是不局限于本结构。一个传送室也可以包括多个传送机器人。
[0600]
另外，传送室4029和传送室4039中的一方或双方通过阀连接于真空泵及低温泵。由此，传送室4029及传送室4039可以使用真空泵从大气压到低真空或中真空(几百pa至0.1pa左右)进行排气，然后切换阀而使用低温泵从中真空到高真空或超高真空(0.1pa至1
×
10
‑7pa左右)进行排气。
[0601]
另外，例如两个以上的低温泵可以并联连接到一个传送室。通过具有多个低温泵，即使一个低温泵在进行再生中也可以使用其他的低温泵进行排气。注意，上述的再生是指释放低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力下降，因此优选定期进行再生。
[0602]
处理室4024a、处理室4024b、处理室4034a、处理室4034b、处理室4034c、处理室4034d及处理室4034e可以并行进行不同处理。换言之，可以按每个处理室对所设置的衬底进行利用溅射、cvd、mbe、pld及ald等的成膜处理、加热处理或等离子体处理。另外，在处理室中，也可以在进行加热处理或等离子体处理之后进行成膜处理。
[0603]
装置4000通过包括多个处理室可以在处理与处理之间以不暴露于大气的方式传送衬底，由此可以抑制杂质吸附到衬底上。另外，可以按每个处理室进行不同种类的膜的成膜处理、加热处理或等离子体处理，所以可以自由地设定成膜、加热处理等的顺序。
[0604]
各处理室也可以通过阀与真空泵连接。作为真空泵，例如可以使用干燥泵、机械增压泵等。
[0605]
另外，各处理室也可以与能够产生等离子体的电源连接。作为该电源，设置dc电源、ac电源、高频率(rf、微波等)电源即可。另外，也可以在dc电源连接有脉冲发生装置。
[0606]
另外，处理室也可以通过气体供应装置与气体纯化装置连接。另外，优选按照气体的种类的数目设置气体供应装置及气体纯化装置。
[0607]
例如，当在处理室进行利用溅射法的成膜处理时，处理室也可以包括靶材、连接于靶材的垫板、隔着垫板与靶材相对的阴极、防着板以及衬底载物台等。另外，例如，衬底载物台也可以具有保持衬底的衬底保持机构、从背面加热衬底的背面加热器等。
[0608]
另外，在成膜时使衬底载物台保持为大致垂直于地板表面的状态，在传送衬底时使衬底载物台保持为大致水平于地板表面的状态。在此，通过使衬底载物台大致垂直于地板表面，与使衬底载物台保持为水平状态的情况相比，可以降低成膜时可能会混入的尘屑或微粒附着于衬底的概率。但是，当使衬底载物台保持为大致垂直(90
°
)于地板表面的状态时，衬底可能会落下，所以优选将衬底载物台对地板表面的角度设定为80
°
以上且低于90
°
。
[0609]
注意，衬底载物台的结构不局限于上述结构。例如，也可以采用使衬底载物台大致平行于地板表面的结构。在采用该结构时，在衬底载物台的下方配置靶材而在靶材与衬底载物台间配置衬底即可。另外，衬底载物台也可以包括防止衬底落下的固定衬底的器具或固定衬底的机构。
[0610]
另外，通过在处理室设置防着板，可以抑制从靶材溅射的粒子沉积于不需要的区域。另外，优选对防着板进行加工来防止沉积的溅射粒子剥离。例如，也可以进行使表面粗
糙度增加的喷砂处理或者在防着板的表面上设置凹凸。
[0611]
垫板具有保持靶材的功能，阴极具有对靶材施加电压(例如，负电压)的功能。
[0612]
作为靶材，可以使用导电体、绝缘体或半导体。例如，在作为靶材使用金属氧化物等氧化物半导体时，可以在处理室形成氧化物半导体膜。另外，在作为靶材使用金属氧化物时，通过作为成膜气体使用氮气体可以形成氧氮化物半导体膜。
[0613]
另外，各处理室也可以通过气体加热机构与气体供应装置连接。气体加热机构通过气体供应装置与气体纯化装置连接。作为引入处理室的气体可以使用其露点为
‑
80℃以下，优选为
‑
100℃以下，更优选为
‑
120℃以下的气体，例如，可以使用氧气体、氮气体及稀有气体(氩气体等)。另外，可以利用气体加热机构将引入处理室的气体加热到40℃以上且400℃以下。注意，气体加热机构、气体供应装置及气体纯化装置按照气体种类的数目设置即可。
[0614]
另外，各处理室也可以通过阀与涡轮分子泵及真空泵连接。另外，各处理室也可以设置有低温冷阱。
[0615]
低温冷阱是能够吸附水等的熔点较高的分子(或原子)的机构。涡轮分子泵能够对大分子(或原子)稳定地进行排气且维修频度低，因此在生产率上占有优势，但是排氢、排水的能力较低。于是，为了提高排水等的能力，可以使用低温冷阱。低温冷阱的制冷机的温度为100k以下，优选为80k以下。另外，当低温冷阱具有多个制冷机时，可以使每个制冷机的温度为不同来高效地进行排气，所以是优选的。例如，可以将第一阶段的制冷机的温度设定为100k以下，将第二阶段的制冷机的温度设定为20k以下。
[0616]
另外，处理室的排气方法不局限于上述方法，也可以与所连接的传送室采用同样的结构(利用低温泵及真空泵)的排气方法。另外，传送室的排气方法也可以与处理室采用同样的结构(利用涡轮分子泵及真空泵)的排气方法。
[0617]
尤其是，作为形成氧化物半导体膜的处理室的排气方法，可以采用组合真空泵与低温陷阱的结构。作为在形成氧化物半导体膜的处理室设置的排气方法，优选至少具有吸附水分子的功能。
[0618]
另外，在形成氧化物半导体膜的处理室中，优选的是，氢分子的分压为1
×
10
‑2pa以下且水分子的分压为1
×
10
‑4pa以下。另外，形成氧化物半导体膜的处理室的待机状态下的压力为8.0
×
10
‑5pa以下，优选为5.0
×
10
‑5pa以下，更优选为1.0
×
10
‑5pa以下。另外，上述的氢分子的分压及水分子的分压的数值是溅射室处于待机状态时及成膜状态(等离子体处于放电状态)时的双方的数值。
[0619]
另外，处理室的全压及分压可以使用质量分析器进行测量。例如，使用由ulvac，inc.制造的四极质量分析器(也称为q
‑
mass)qulee cgm
‑
051即可。
[0620]
通过将处理室的氢分子的分压、水分子的分压及待机状态下的压力设为上述范围，可以降低所形成的氧化物半导体膜的膜中的杂质的浓度。
[0621]
尤其是，通过将各处理室用于利用溅射的成膜处理，可以使用以in
‑
situ连续地形成的叠层结构制造上述实施方式所示的晶体管200的结构的一部分。
[0622]
在晶体管200的制造方法中，使用装置4000连续地形成绝缘体212、绝缘体214及绝缘体216。另外，使用装置4000连续地形成氧化膜230a、氧化膜230b及氧化膜243a。另外，使用装置4000连续地形成绝缘体254及成为绝缘体280的绝缘膜。
[0623]
换言之，可以以不暴露于大气的方式连续地形成绝缘体212、绝缘体214及绝缘体216。另外，可以以不暴露于大气的方式连续地形成氧化膜230a、氧化膜230b及氧化膜243a。另外，可以以不暴露于大气的方式连续地形成绝缘体254及成为绝缘体280的绝缘膜。
[0624]
通过采用上述结构，可以形成杂质(典型地是，水、氢等)彻底去除的叠层膜。由此，上述叠层膜的各界面不暴露于大气，所以杂质浓度得到降低。
[0625]
另外，例如，当在处理室进行加热处理时，处理室也可以包括可以收纳衬底的多个加热载物台。加热载物台也可以具有多层结构。通过增加加热载物台的个数，可以同时对多个衬底进行加热处理，所以可以提高生产率。
[0626]
作为可以用于处理室的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，还可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用grta(gas rapid thermal anneal：气体快速热退火)、lrta(lamp rapid thermal anneal：灯快速热退火)等的rta(rapid thermal anneal：快速热退火)。lrta通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物。grta装置是利用高温气体进行加热处理的装置。作为气体使用惰性气体。
[0627]
装载闭锁室4020a也可以包括衬底递送载物台、从背面加热衬底的背面加热器等。装载闭锁室4020a使压力从减压状态上升至大气压，当装载闭锁室4020a的压力变为大气压时，衬底递送载物台从大气侧衬底传送室4012中设置的传送机器人4018接收衬底。然后，在对装载闭锁室4020a进行抽空而处于减压状态之后，设置在传送室4029中的传送机器人4026从衬底递送载物台接收衬底。
[0628]
另外，装载闭锁室4020a通过阀与真空泵以及低温泵连接。卸载闭锁室4020b采用与装载闭锁室4020a同样的结构即可。
[0629]
大气侧衬底传送室4012包括传送机器人4018，所以可以使用传送机器人4018进行盒式接口4014与装载闭锁室4020a间衬底递送。另外，也可以在大气侧衬底传送室4012、大气侧衬底供应室4010的上方设置用来抑制尘屑或微粒的混入的机构如hepa过滤器(high efficiency particulate air filter：高效空气净化器)等。另外，盒式接口4014可以收纳多个衬底。
[0630]
通过使用上述装置4000以不暴露于大气的方式连续地形成绝缘膜、半导体膜及导电膜，可以有效地抑制杂质进入半导体膜。
[0631]
如此，通过使用本发明的一个方式的装置，可以连续地形成包括半导体膜的叠层结构。由此，可以制造吸入到半导体膜中的氢、水等杂质得到抑制且缺陷态密度低的半导体膜。
[0632]
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
[0633]
(实施方式6)
[0634]
在本实施方式中，参照图31a、图31b以及图32a至图32h，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为os晶体管)及电容器的存储装置(以下有时称为os存储装置)进行说明。os存储装置是至少包括电容器和控制该电容器的充放电的os晶体管的存储装置。因os晶体管的关态电流极小所以os存储装置具有优良的保持特
性，从而可以被用作非易失性存储器。
[0635]
<存储装置的结构例子>
[0636]
图31a示出os存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
[0637]
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号rdata通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
[0638]
对存储装置1400从外部供应作为电源电压的低电源电压(vss)、外围电路1411用高电源电压(vdd)及存储单元阵列1470用高电源电压(vil)。此外，对存储装置1400从外部输入控制信号(ce、we、re)、地址信号addr及数据信号wdata。地址信号addr被输入到行译码器及列译码器，数据信号wdata被输入到写入电路。
[0639]
控制逻辑电路1460对从外部输入的控制信号(ce、we、re)进行处理来生成行译码器及列译码器的控制信号。控制信号ce是芯片使能信号，控制信号we是写入使能信号，并且控制信号re是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
[0640]
存储单元阵列1470包括配置为行列状的多个存储单元mc及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的个数取决于存储单元mc的结构、包括在一个列中的存储单元mc的个数等。此外，连接存储单元阵列1470和列电路1430的布线的个数取决于存储单元mc的结构、包括在一个行中的存储单元mc的个数等。
[0641]
此外，虽然在图31a中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图31b所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
[0642]
在图32a至图32h中说明能够适合用于上述存储单元mc的存储单元的结构例子。
[0643]
[dosram]
[0644]
图32a至图32c示出dram的存储单元的电路结构例子。在本说明书等中，有时将使用1os晶体管1电容器型存储单元的dram称为dosram(dynamic oxide semiconductor random access memory，动态氧化物半导体随机存取存储器)。图32a所示的存储单元1471包括晶体管m1及电容器ca。此外，晶体管m1包括栅极(有时称为顶栅极)及背栅极。
[0645]
晶体管m1的第一端子与电容器ca的第一端子连接，晶体管m1的第二端子与布线bil连接，晶体管m1的栅极与布线wol连接，晶体管m1的背栅极与布线bgl连接。电容器ca的第二端子与布线cal连接。
[0646]
布线bil被用作位线，布线wol被用作字线。布线cal被用作用来对电容器ca的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线cal施加低电平电位。布线bgl被用作用来对晶体管m1的背栅极施加电位的布线。通过对布线bgl施加任意电位，可以增加或减少晶体管m1的阈值电压。
[0647]
在此，图32a所示的存储单元1471对应于图26所示的存储装置。就是说，晶体管m1对应于晶体管200，电容器ca对应于电容器件292。
[0648]
此外，存储单元mc不局限于存储单元1471，而可以改变其电路结构。例如，存储单元mc也可以采用如图32b所示的存储单元1472那样的晶体管m1的背栅极不与布线bgl连接，而与布线wol连接的结构。此外，例如，存储单元mc也可以是如图32c所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管m1构成的存储单元。
[0649]
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管m1可以使用晶体管200，作为电容器ca可以使用电容器100。通过作为晶体管m1使用os晶体管，可以使晶体管m1的泄漏电流为极低。换言之，因为可以由晶体管m1长时间保持写入的数据，所以可以降低存储单元的刷新频率。另外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
[0650]
此外，在dosram中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[0651]
[nosram]
[0652]
图32d至图32g示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图32d所示的存储单元1474包括晶体管m2、晶体管m3、电容器cb。此外，晶体管m2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将os晶体管用于晶体管m2的增益单元型存储单元的存储装置称为nosram(nonvolatile oxide semiconductor ram，非易失性氧化物半导体ram)。
[0653]
晶体管m2的第一端子与电容器cb的第一端子连接，晶体管m2的第二端子与布线wbl连接，晶体管m2的栅极与布线wol连接，晶体管m2的背栅极与布线bgl连接。电容器cb的第二端子与布线cal连接。晶体管m3的第一端子与布线rbl连接，晶体管m3的第二端子与布线sl连接，晶体管m3的栅极与电容器cb的第一端子连接。
[0654]
布线wbl被用作写入位线，布线rbl被用作读出位线，布线wol被用作字线。布线cal被用作用来对电容器cb的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线cal施加低电平电位。布线bgl被用作用来对晶体管m2的背栅极施加电位的布线。通过对布线bgl施加任意电位，可以增加或减少晶体管m2的阈值电压。
[0655]
在此，图32d所示的存储单元1474对应于图23所示的存储装置。就是说，晶体管m2对应于晶体管200，电容器cb对应于电容器100，晶体管m3对应于晶体管300，布线wbl对应于布线1003，布线wol对应于布线1004，布线bgl对应于布线1006，布线cal对应于布线1005，布线rbl对应于布线1002，布线sl对应于布线1001。
[0656]
此外，存储单元mc不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元mc也可以采用如图32e所示的存储单元1475那样的晶体管m2的背栅极不与布线bgl连接，而与布线wol连接的结构。此外，例如，存储单元mc也可以是如图32f所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管m2构成的存储单元。此外，例如，存储单元mc也可以具有如图32g所示的存储单元1477那样的将布线wbl和布线rbl组合为一个布线bil的结构。
[0657]
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管m2可以使用晶体管200，作为晶体管m3可以使用晶体管300，作为电容器cb可以使用电容器100。通过作为晶体管m2使用os晶体管，可以使晶体管m2的泄漏电流为极低。由此，因为可以由晶体管m2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
[0658]
此外，晶体管m3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为si晶体管)。si晶体管的导电型可以是n沟道型或p沟道型。si晶体管的场效应迁移率有时比os晶体管高。因此，作为用作读出晶体管的晶体管m3，也可以使用si晶体管。此外，通过将si晶体管用于晶体管m3，可以层叠于晶体管m3上地设置晶体管m2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
[0659]
此外，晶体管m3也可以是os晶体管。在将os晶体管用于晶体管m2、晶体管m3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
[0660]
此外，图32h示出3晶体管1电容器的增益单元型存储单元的一个例子。图32h所示的存储单元1478包括晶体管m4至晶体管m6及电容器cc。电容器cc可以适当地设置。存储单元1478与布线bil、布线rwl、布线wwl、布线bgl及布线gndl电连接。布线gndl是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线rbl、布线wbl，而不与布线bil电连接。
[0661]
晶体管m4是包括背栅极的os晶体管，该背栅极与布线bgl电连接。此外，也可以使晶体管m4的背栅极和栅极互相电连接。或者，晶体管m4也可以不包括背栅极。
[0662]
此外，晶体管m5、晶体管m6各自可以是n沟道型si晶体管或p沟道型si晶体管。或者，晶体管m4至晶体管m6都是os晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
[0663]
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管m4可以使用晶体管200，作为晶体管m5、晶体管m6可以使用晶体管300，作为电容器cc可以使用电容器100。通过作为晶体管m4使用os晶体管，可以使晶体管m4的泄漏电流为极低。
[0664]
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。另外，也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
[0665]
一般来说，在计算机等半导体装置中，根据用途使用各种存储装置(存储器)。图33以层级示出各种存储装置。位于上层的存储装置需要越快访问速度，位于下层的存储装置需要越大存储容量及越高存储密度。在图33中，从最上层依次示出cpu等在运算处理装置中作为寄存器安装的存储器、sram(static random access memory；静态随机存取存储器)、dram(dynamic random access memory；动态随机存取存储器)、3d nand存储器。
[0666]
由于用来暂时储存运算结果等，所以在cpu等运算处理装置中作为寄存器安装的存储器的来自运算处理装置的访问频率高。因此，比存储容量更需要快工作速度。另外，寄存器也具有保持运算处理装置的设定数据等的功能。
[0667]
sram例如用于高速缓冲存储器。高速缓冲存储器具有复制保持在主存储器的数据的一部分而保持的功能。通过将使用频率高的数据复制到高速缓冲存储器中，可以提高对
数据的访问速度。
[0668]
dram例如用于主存储器。主存储器具有保持从存储器(storage)读出的程序或数据的功能。dram的存储密度大致为0.1至0.3gbit/mm2。
[0669]
3d nand存储器例如用于存储器(storage)。存储器(storage)具有保持需要长期储存的数据或运算处理装置所使用的各种程序等的功能。因此，存储器(storage)比工作速度更需要大存储容量及高存储密度。用于存储器(storage)的存储装置的存储密度大致为0.6至6.0gbit/mm2。
[0670]
本发明的一个方式的存储装置能够长期间保持数据且其工作速度快。本发明的一个方式的存储装置可以作为位于包括高速缓冲存储器的阶层和主存储器的阶层的双方的边界区域901的存储装置适当地使用。另外，本发明的一个方式的存储装置可以作为位于包括主存储器的阶层和存储器(storage)的阶层的双方的边界区域902的存储装置适当地使用。
[0671]
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
[0672]
(实施方式7)
[0673]
在本实施方式中，参照图34a和图34b说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(system on chip：soc)。
[0674]
如图34a所示，芯片1200包括cpu1211、gpu1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
[0675]
在芯片1200上设置有凸块(未图示)，该凸块如图34b所示那样与印刷电路板(printed circuit board：pcb)1201的第一面连接。此外，在pcb1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
[0676]
此外，也可以在母板1203上设置有dram1221、快闪存储器1222等的存储装置。例如，可以将上述实施方式所示的dosram应用于dram1221。此外，例如，可以将上述实施方式所示的nosram应用于快闪存储器1222。
[0677]
cpu1211优选具有多个cpu核。此外，gpu1212优选具有多个gpu核。此外，cpu1211和gpu1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有cpu1211和gpu1212共同使用的存储器。可以将上述nosram或dosram应用于该存储器。此外，gpu1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为gpu1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
[0678]
此外，因为在同一芯片上设置有cpu1211和gpu1212，所以可以缩短cpu1211和gpu1212之间的布线，并可以以高速进行从cpu1211到gpu1212的数据传送、cpu1211及gpu1212所具有的存储器之间的数据传送以及gpu1212中的运算结束之后的从gpu1212到cpu1211的运算结果传送。
[0679]
模拟运算部1213具有模拟/数字(a/d)转换电路和数字/模拟(d/a)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
[0680]
存储控制器1214具有用作dram1221的控制器的电路及用作快闪存储器1222的接口的电路。
[0681]
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用通用串行总线(usb(universal serial bus))、高清晰度多媒体接口(hdmi(high
‑
definition multimedia interface))(注册商标)等。
[0682]
网络电路1216具有局域网(lan(local area network))等网络用电路。此外，还可以具有网络安全用电路。
[0683]
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
[0684]
可以将包括设置有具有gpu1212的芯片1200的pcb1201、dram1221以及快闪存储器1222的母板1203称为gpu模块1204。
[0685]
gpu模块1204因具有使用soc技术的芯片1200而可以减少其尺寸。此外，gpu模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用gpu1212的积和运算电路，可以执行深度神经网络(dnn)、卷积神经网络(cnn)、递归神经网络(rnn)、自动编码器、深度玻尔兹曼机(dbm)、深度置信网络(dbn)等方法，由此可以将芯片1200用作ai芯片，或者，可以将gpu模块1204用作ai系统模块。
[0686]
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
[0687]
(实施方式8)
[0688]
本实施方式示出安装有上述实施方式所示的存储装置等的电子构件及电子设备的一个例子。
[0689]
<电子构件>
[0690]
首先，参照图35a和图35b对组装有存储装置720的电子构件的例子进行说明。
[0691]
图35a示出电子构件700及安装有电子构件700的基板(电路板704)的立体图。图35a所示的电子构件700在模子711内包括存储装置720。在图35a中，省略电子构件700的一部分以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713，电极焊盘713通过引线714电连接于存储装置720。电子构件700例如安装于印刷电路板702。通过组合多个该电子构件并使其分别在印刷电路板702上电连接，由此完成电路板704。
[0692]
存储装置720包括驱动电路层721及存储电路层722。
[0693]
图35b示出电子构件730的立体图。电子构件730是sip(system in package：系统封装)或mcm(multi chip module：多芯片封装)的一个例子。在电子构件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个存储装置720。
[0694]
示出在电子构件730中将存储装置720用作高带宽存储器(hbm：high bandwidth memory)的例子。另外，半导体装置735可以使用cpu、gpu、fpga等集成电路(半导体装置)。
[0695]
封装衬底732可以使用陶瓷衬底、塑料衬底、玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
[0696]
插板731具有多个布线并电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。另外，插板731具有将设置于插板731上的集成电路与设置于封装衬底
732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。另外，有时通过在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。另外，在使用硅插板的情况下，也可以使用tsv(through silicon via：硅通孔)作为贯通电极。
[0697]
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
[0698]
在hbm中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装hbm的插板上能够高密度地形成微细的布线。因此，作为安装hbm的插板优选使用硅插板。
[0699]
另外，在使用硅插板的sip或mcm等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。另外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5d封装(2.5d安装)，其中多个集成电路横着排放并配置于插板上。
[0700]
另外，也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子构件730中，优选使存储装置720与半导体装置735的高度一致。
[0701]
为了将电子构件730安装在其他的衬底上，可以在封装衬底732的底部设置电极733。图35b示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现bga(ball grid array：球栅阵列)安装。另外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现pga(pin grid array：针栅阵列)安装。
[0702]
电子构件730可以通过各种安装方式安装在其他衬底上，而不局限于bga及pga。例如，可以采用spga(staggered pin grid array：交错针栅阵列)、lga(land grid array：地栅阵列)、qfp(quad flat package：四侧引脚扁平封装)、qfj(quad flat j
‑
leaded package：四侧j形引脚扁平封装)或qfn(quad flat non
‑
leaded package：四侧无引脚扁平封装)等安装方法。
[0703]
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
[0704]
(实施方式9)
[0705]
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，sd卡)、usb存储器、ssd(固态硬盘)等各种可移动存储装置。图36a至图36e示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
[0706]
图36a是usb存储器的示意图。usb存储器1100包括外壳1101、盖子1102、usb连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
[0707]
图36b是sd卡的外观示意图，图36c是sd卡的内部结构的示意图。sd卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大sd卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与sd卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
[0708]
图36d是ssd的外观示意图，图36e是ssd的内部结构的示意图。ssd1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用dosram芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大ssd1150的容量。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
[0709]
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
[0710]
(实施方式10)
[0711]
根据本发明的一个方式的半导体装置可以应用于如cpu、gpu等处理器或芯片。图37a至图37h示出具有根据本发明的一个方式的如cpu、gpu等处理器或芯片的电子设备的具体例子。
[0712]
<电子设备及系统>
[0713]
根据本发明的一个方式的gpu或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(digital signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的gpu或芯片设置在电子设备中，可以使电子设备具备人工智能。
[0714]
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
[0715]
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
[0716]
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图37a至图37h示出电子设备的例子。
[0717]
[信息终端]
[0718]
图37a示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
[0719]
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的
应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[0720]
图37b示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
[0721]
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
[0722]
注意，在上述例子中，图37a及图37b分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出pda(personal digital assistant：个人数码助理)、台式信息终端、工作站等。
[0723]
[游戏机]
[0724]
图37c示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
[0725]
另外，图37d示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
[0726]
通过将本发明的一个方式的gpu或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0727]
再者，通过将本发明的一个方式的gpu或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
[0728]
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以改变并表现出游戏玩者提问的内容、游戏的进展情况、在游戏中发生事件的时序、游戏上出现的人物的言行等而不局限于游戏中的程序。
[0729]
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
[0730]
虽然图37c及图37d示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的gpu或芯片的游戏机不局限于此。作为应用本发明的一个方式的gpu或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[0731]
[大型计算机]
[0732]
将本发明的一个方式的gpu或芯片可以应用于大型计算机。
[0733]
图37e示出作为大型计算机的一个例子的超级计算机5500。图37f示出超级计算机5500所包括的机架(rack mount)式计算机5502。
[0734]
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502收纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的gpu或芯片。
[0735]
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的gpu或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
[0736]
在图37e及图37f中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的gpu或芯片的大型计算机不局限于此。作为应用本发明的一个方式的gpu或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[0737]
[移动体]
[0738]
本发明的一个方式的gpu或芯片可以应用于作为移动体的汽车及汽车的驾驶席周围。
[0739]
图37g是示出移动体的一个例子的汽车室内的前挡风玻璃周围的图。图37g示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
[0740]
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定等，显示面板5701至显示面板5703可以提供其他各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
[0741]
通过将由设置在汽车外侧的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
[0742]
因为可以将本发明的一个方式的gpu或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
[0743]
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[0744]
[电器产品]
[0745]
图37h示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
[0746]
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智
能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
[0747]
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、ih炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[0748]
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
[0749]
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
[0750]
[符号说明]
[0751]
100：电容器、110：导电体、112：导电体、115：导电体、120：导电体、125：导电体、130：绝缘体、140：导电体、142：绝缘体、145：绝缘体、150：绝缘体、152：绝缘体、153：导电体、154：绝缘体、156：绝缘体、160：绝缘体、162：绝缘体、164：绝缘体、166：导电体、168：导电体、200：晶体管、200_n：晶体管、200_1：晶体管、200a：晶体管、200b：晶体管、200t：晶体管、205：导电体、205a：导电体、205b：导电体、210：绝缘体、211：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、217：绝缘体、218：导电体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230a：氧化膜、230b：氧化物、230b：氧化膜、230c：氧化物、230c：氧化膜、230d：氧化物、230d：氧化膜、234：区域、236a：区域、236b：区域、240：导电体、240a：导电体、240b：导电体、240c：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242a：导电体、242a：导电膜、242b：导电体、242b：导电层、242c：导电体、243a：氧化物、243a：氧化膜、243b：氧化物、243b：氧化物层、244a：层、244a：层、244b：层、244b：层、246a：导电体、246b：导电体、250：绝缘体、250a：绝缘膜、254：绝缘体、260：导电体、260a：导电体、260a：导电膜、260b：导电体、260b：导电膜、265：密封部、265a：密封部、265b：密封部、274：绝缘体、277：抗蚀剂掩模、280：绝缘体、282：绝缘体、283：绝缘体、284：绝缘体、286：绝缘体、287：绝缘体、287a：绝缘膜、290：存储器件、290_1：存储器件、290_5：存储器件、292：电容器件、292a：电容器件、292b：电容器件、293：绝缘体、294：导电体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、411：元件层、413：晶体管层、415_1：存储器件层、415_3：存储器件层、415_4：存储器件层、420：存储器件、424：导电体、440：导电体、470：存储单元、600：存储器件、700：电子构件、702：印刷电路板、704：电路板、711：模子、712：连接盘、713：电极焊盘、714：引线、720：存储装置、721：驱动电路层、722：存储电路层、730：电子构件、731：插板、732：封装衬底、733：电极、735：半导体装置、901：边界区域、902：边界区域、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线、1100：usb存储器、1101：外壳、1102：盖子、1103：usb连接器、1104：基板、1105：存储器芯片、1106：控制器芯片、1110：sd卡、1111：外壳、1112：连接器、1113：基板、1114：存储器芯片、1115：控制器芯片、1150：ssd、1151：外壳、1152：连接器、1153：基板、1154：存储器芯片、1155：存储器芯片、1156：控制器芯片、1200：芯片、1201：pcb、1202：凸块、1203：母板、1204：gpu模块、1211：cpu、1212：gpu、1213：模拟运算部、1214：存储控制器、1215：接口、1216：网络电路、1221：dram、1222：快闪存储器、1400：存储装置、1411：外围电路、1420：行电
路、1430：列电路、1440：输出电路、1460：控制逻辑电路、1470：存储单元阵列、1471：存储单元、1472：存储单元、1473：存储单元、1474：存储单元、1475：存储单元、1476：存储单元、1477：存储单元、1478：存储单元、4000：装置、4010：大气侧衬底供应室、4012：大气侧衬底传送室、4014：盒式接口、4016：对准接口、4018：传送机器人、4020a：装载闭锁室、4020b：卸载闭锁室、4024a：处理室、4024b：处理室、4026：传送机器人、4028：闸阀、4029：传送室、4030a：移动室、4030b：移动室、4034a：处理室、4034b：处理室、4034c：处理室、4034d：处理室、4034e：处理室、4036：传送机器人、4038：闸阀、4039：传送室、5100：信息终端、5101：外壳、5102：显示部、5200：笔记本式信息终端、5201：主体、5202：显示部、5203：键盘、5300：便携式游戏机、5301：外壳、5302：外壳、5303：外壳、5304：显示部、5305：连接部、5306：操作键、5400：固定式游戏机、5402：控制器、5500：超级计算机、5501：机架、5502：计算机、5504：基板、5701：显示面板、5702：显示面板、5703：显示面板、5704：显示面板、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门。