用于存储器阵列的可修改性修复解决方案的制作方法

用于存储器阵列的可修改性修复解决方案
1.交叉引用
2.本专利申请案主张曼宁(manning)等人2020年6月29日申请的标题为“用于存储器阵列的可修改性修复解决方案(modifiable repair solutions for a memory array)”的美国专利申请案第16/914,927号的优先权，所述专利申请案转让给本受让人，并且以全文引用的方式明确地并入本文中。
技术领域
3.技术领域涉及用于存储器阵列的可修改性修复解决方案。


背景技术：

4.下文大体上涉及用于存储器的一或多个系统，且更具体来说，涉及用于存储器阵列的可修改性修复解决方案。
5.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可编程到两个支持状态中的一个，常常由逻辑1或逻辑0来标示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一个。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。
6.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可以是易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。feram可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。


技术实现要素：

7.描述了一种设备。所述设备可包含半导体裸片。所述半导体裸片可包含存储器阵列；锁存器集，其与所述存储器阵列耦合；和微处理器，其与所述存储器阵列和所述锁存器集耦合，所述微处理器被配置成从所述存储器阵列获得与所述存储器阵列内的缺陷相关联的信息；和将所述信息编程到所述锁存器集。
8.描述了一种设备。所述设备可包含存储器阵列，其处于裸片上；锁存器集，其处于所述裸片上且被配置成将存储器单元的一或多个地址存储于所述存储器阵列内；第一电路系统，其处于所述裸片上且被配置成指示第一地址和所述锁存器集所存储的地址之间的匹配，所述第一地址与用于所述存储器阵列的存取命令相关联；第二电路系统，其处于所述裸片上且被配置成至少部分地基于所述第一地址和所述锁存器集所存储的所述地址之间的
所述匹配，响应于所述存取命令而存取具有第二地址的一或多个存储器单元；和微处理器，其处于所述裸片上且被配置成：从所述存储器阵列获得所述一或多个地址；和将所述一或多个地址写入到所述锁存器集。
9.描述了一种方法。所述方法可包含将用于修复所述存储器阵列的缺陷的信息存储于存储器阵列内；通过与所述存储器阵列处于同一裸片上的微处理器识别用于修复与所述存储器阵列相关联的所述缺陷的所述信息；和通过所述微处理器将用于修复所述存储器阵列的所述缺陷的所述信息编程到与所述存储器阵列耦合并且与所述存储器阵列处于所述同一裸片上的锁存器集。
附图说明
10.图1说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的系统的实例。
11.图2说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的存储器裸片的实例。
12.图3说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的存储器裸片架构的实例。
13.图4说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的修复电路系统的实例。
14.图5示出根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的存储器装置的框图。
15.图6和7示出说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的一或多种方法的流程图。
具体实施方式
16.在一些情况下，可制造存储器阵列或存储器装置以便包含冗余(例如，替换、修复、附加、备用)存储器单元。修复或替换有缺陷存储器单元可指使用冗余存储器单元而非有缺陷存储器单元。举例来说，原本可存储于有缺陷存储器单元处的数据可替代地存储于冗余存储器单元处。原本可对有缺陷存储器单元执行的存取操作(例如，读取、写入、刷新操作)可替代地对冗余存储器单元执行。举例来说，可寻址到有缺陷存储器单元的命令或数据可改线或以其它方式重定向到冗余存储器单元。因此，即使物理上不替换或修复有缺陷存储器单元，仍可在功能上替换有缺陷存储器单元，且可在功能上修复相关联缺陷。
17.用冗余存储器单元替换存储器装置的有缺陷存储器单元的一些修复解决方案可依赖于单次可编程装置(例如，熔丝或反熔丝)存储修复信息(例如，有缺陷单元的存储器地址)。这些单次可编程解决方案不能够在装置操作期间进行更新或修改，且因此，不支持对可由于耗损或装置使用情况引起的缺陷进行修复。另外，单次可编程解决方案也可消耗裸片或其它存储器装置结构上的相对大的空间量(例如，熔丝或反熔丝可物理上较大)。因此，使用单次可编程解决方案存储修复信息可降低存储器装置的耐久性或可靠性，且另外或替代地可增加存储器装置的占据空间。
18.如果存储器装置包含非易失性存储器阵列(例如，铁电存储器阵列)，那么用于存
储器阵列的修复信息可存储于存储器阵列自身中。存储器装置还可包含裸片上微处理器，所述裸片上微处理器可从存储器阵列检索修复信息(例如，作为用于裸片的启动程序的部分)并且将修复信息写入到修复电路系统以支持修复信息的运行时间比较(例如，写入到锁存器集，支持和与存储器装置从主机装置接收的命令相关联的地址的比较)。
19.在一些情况下，微处理器可支持与在存储器阵列操作期间识别额外缺陷和更新修复信息(存储于存储器阵列中的修复信息和锁存器所存储的修复信息两者)相关各种技术。举例来说，微处理器可基于与存储器阵列的一或多个存储器单元相关联的错误数量或基于对存储器阵列的一或多个存储器单元执行的测试(例如，诊断性程序)识别额外缺陷。另外或替代地，主机装置可识别存储器阵列的额外缺陷并且可向微处理器通知额外缺陷。在识别或被通知额外缺陷后，微处理器即刻可将新的或经更新修复信息(例如，有缺陷存储器地址)存储于存储器阵列以供未来存取(例如，以编程到修复电路系统)。
20.通过微处理器将修复信息存储于存储器阵列中以及将来自阵列的信息编程到修复电路系统可增加装置准确度、可靠性和速度，以及减小存储器装置的占据空间(例如，通过减少或消除单次可编程修复信息和相关结构)。虽然可参考铁电存储器描述本文所描述的技术和设备的实例，但应理解用于使用裸片上微处理器将修复信息存储于存储器阵列中并且存取修复信息的类似技术和设备可在其它类型的非易失性存储器的上下文中适用。
21.一开始在参考图1-2所描述的系统和裸片的上下文中描述本公开的特征。在参考图3和4所描述的存储器裸片架构和修复电路系统的上下文中描述本公开的特征。通过涉及参考图5-7所描述的用于存储器阵列的可修改性修复解决方案的设备图和流程图进一步说明并且参考所述设备图和流程图描述本公开的这些和其它特征。
22.图1说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。如本文所描述，存储器装置110可包含与存储器阵列170处于同一裸片160上的一或多个微处理器175。
23.系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
24.系统100的至少部分可为主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、图形处理单元(gpu)、计算机、手提式计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
25.存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以
下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
26.存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
27.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置的组件可使用总线135彼此耦合。
28.处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在这类实例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或系统芯片(soc)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
29.bios组件130可以是包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
30.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。存储器裸片160可为半导体裸片。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-n)以及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个组、一或多个拼片、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称作多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
31.装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
32.在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据(可被称为用户数据)的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
33.本地存储器控制器165(例如，在存储器裸片160本地)可为可操作的以控制存储器
裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
34.在一些情况下，存储器裸片160可包含一或多个微处理器175。举例来说，存储器裸片160可包含一个微处理器175、每存储器阵列170的组一个微处理器175，或一些其它配置。与存储器裸片160内的存储器阵列170的有缺陷存储器地址(也就是说，有缺陷存储器单元的存储器地址)相关联的一些信息可存储于裸片上(例如，同一存储器阵列170内)，使得裸片上微处理器175可存取修复信息。举例来说，一些修复信息可存储于存储器裸片160的存储器阵列170(例如，作为一个实例，非易失性存储器阵列，例如feram存储器阵列)中。在启动或起动程序期间(例如，或在另一时间)，微处理器175可存取存储于存储器阵列170中的修复信息并且可将修复信息编程到与存储器阵列170相关联的修复电路系统中。作为一个实例，对应于有缺陷(或替代地，经修复)存储器单元的地址可存储于存储器阵列170中，且修复电路系统可被配置成将从主机装置105接收的地址与存储器阵列170所存储的一或多个有缺陷存储器单元地址进行比较。
35.在一些情况下，与微处理器175相关联的额外数据也可存储于存储器阵列170中，所述额外数据例如与监测和管理存储器阵列170的性能和操作相关，且不可被主机装置105存取(例如，在主机装置105经由命令和地址(ca)信道186(其可被替代地称作ca总线)可寻址的地址空间外部)的数据。在一些情况下，在本文中归属于本地存储器控制器165、装置存储器控制器155或在本文中描述为可能包含在存储器装置110中的其它控制器的结构或功能中的一些或全部可替代地包含在微处理器175中或由微处理器175执行，且因此存储器装置110可包含或可不包含任何单独控制器。
36.外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
37.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可
为在主机装置105与存储器装置之间运载信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是可操作以运载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。
38.信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令在信道115上传送信令。在sdr信令中，信号的一个调制符号(例如，信号电平)可针对每一时钟循环(例如，在时钟信号的上升或下降沿上)进行登记。在ddr信令中，可针对每一时钟循环(例如，在时钟信号的上升沿和下降沿上)进行寄存信号的两个调制符号(例如，信号电平)。
39.主机装置105可使用一或多个信道115(例如，一或多个ca信道186)将包含存储器地址或以其它方式与存储器地址相关联的命令发射到存储器装置110。所述命令可为例如在所述存储器地址处执行存取(例如，读取或写入)操作。在一些情况下，所述存储器地址可对应于一或多个有缺陷存储器单元的集合且因此可被称为有缺陷(或替代地，经修复)存储器地址。关于有缺陷存储器地址的信息可能先前已存储于与所述存储器地址相关联的存储器阵列170处(例如，或另一存储器阵列170处)，且此类信息可为修复信息的实例。相关联微处理器175可先前已将关于有缺陷存储器地址的信息编程到与包含所述存储器地址的存储器阵列170相关联的修复电路系统中(例如，可在启动时编程所述信息)。因此，存储器装置110可从主机装置105接收命令，且可基于先前编程到修复电路系统中的修复信息将所述存储器地址识别(例如，使用修复电路系统)为有缺陷存储器地址。基于将所述存储器地址识别为有缺陷存储器地址，存储器装置110可存取一或多个存储器单元(例如一或多个修复存储器单元)的不同集合，以执行命令。
40.在一些情况下，主机装置105可识别或更新关于一或多个有缺陷存储器地址的信息并且可将所述信息的指示发射到存储器装置110，使得存储器装置110可将所述信息存储于存储器阵列170中或可更新已经存储于存储器阵列170处的修复信息。举例来说，主机装置105可经由一或多个信道115(例如一或多个ca信道186)发射所述信息的指示。
41.图2说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例并且可被称为一或多个存储器装置。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可各自可编程为存储不同逻辑状态(例如，编程到两个或更多个可能状态的集合中的一个)的一或多个存储器单元205。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层存储器单元)可为可操作的以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。所述阵列可被称为一或多个存储器装置。存储器裸片200可包含一或多个微处理器270，其中的每一个可为参考图1所描述的微处理器175的实例。
42.在feram存储器阵列的上下文中描述本文所描述的某些实例，但应理解，本文中的教示可适用于任何类别的存储器阵列的上下文，其中feram可能仅为一个说明性实例。在存储器单元205是铁电存储器单元的情况下，存储器单元205可将表示可编程状态的状态(例如，极化状态或电介质电荷)存储于电容器中。举例来说，存储器单元205可包含具有铁电材料的电容器240以存储表示可编程状态的电荷和/或极化。存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可以是铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可以是选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
43.存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210、数字线215，和板线220)。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换，而不影响理解或操作。存储器单元205可位于字线210、数字线215和/或板线220的相交点处。
44.可通过激活或选择例如字线210、数字线215和/或板线220等存取线而对存储器单元205执行例如读取和写入等操作。通过施偏压于字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
45.可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，及基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，并且基于所接收板地址激活板线220。
46.选择或解除选择存储器单元205可通过激活或解除激活开关组件245而实现。电容器240可使用开关组件245与数字线215电子通信。举例来说，当开关组件245被解除激活时电容器240可与数字线215隔离，且当开关组件245被激活时电容器240可与数字线215耦合。
47.字线210可为用以对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信，且可为可操作的以控制存储器单元的开关组件245。在一些架构中，字线210可以与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。
48.数字线215可为连接存储器单元205与感测组件250的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可为可操作的以选择性地耦合和/或隔离存储器单元205的电容器240和数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。
49.板线220可为与存储器单元205电子通信的导线，其用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220可与数字线215配合以在存储器单元205的存取操作期间施偏压于电容器240。
50.感测组件250可确定存储于存储器单元205的电容器240上的状态(例如，极化状态
或电荷)，并且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大由存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收的信号与参考255(例如，参考电压)进行比较。存储器单元205的所检测到的逻辑状态可提供为感测组件250的输出(例如，提供到输入/输出260)，并且可向存储器装置110的包含存储器裸片200的另一组件指示所检测到的逻辑状态。
51.本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230和感测组件235以及感测组件250中的一或多个可以与本地存储器控制器265处于相同位置。本地存储器控制器265可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号和列地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265也可产生和控制在存储器裸片200的操作期间使用的各个电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可变化且对于在操作存储器裸片200时论述的各种操作可以是不同的。
52.本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作、激活操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
53.本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。本地存储器控制器265可识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，写入脉冲)施加到数字线215，以在存储器单元205的电容器240中存储特定状态(例如，电荷)。用作写入操作的一部分的脉冲可包含一段持续时间内的一或多个电压电平。
54.本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可以响应于施偏压于存取线而将信号传送到感测组件250。感测组
件250可放大所述信号。本地存储器控制器265可激活感测组件250(例如，锁存感测组件)并且进而将从存储器单元205接收的信号与参考255进行比较。基于所述比较，感测组件250可确定存储于存储器单元205上的逻辑状态。
55.存储器裸片200还可包含一或多个微处理器270，其在一些情况下可与本地存储器控制器265耦合。另外或替代地，微处理器可与存储器裸片200的任何其它方面(例如，行解码器225、列解码器230、板驱动器235、输入/输出260)耦合。在一些情况下，在本文中归属于本地存储器控制器265的结构或功能中的一些或全部可替代地包含在微处理器270中或由微处理器270执行(例如，在一些实施方案中，可不存在本地存储器控制器265)。
56.举例来说，根据本文所描述的实例，微处理器270可监测并且可能管理存储器单元阵列205的性能或操作的一或多个方面。阵列中的存储器单元205的子集可用于存储用于微处理器270的与存储器裸片200的有缺陷存储器单元205(例如，对应于有缺陷存储器单元205的地址)相关联的修复信息。举例来说，微处理器270可用以致使存储器裸片200将修复信息存储(例如，、写入、编程)于存储器单元205的一或多个行(每一行与相应字线210耦合)中。
57.在一些情况下，用以存储用于微处理器270的修复信息的存储器单元205的行可为跳行并且至少部分归因于用于阵列的耗损均衡程序而可用于此类用途。举例来说，在阵列和存储器裸片200的操作期间，耗损均衡程序可(例如，周期性地或在其它安排的或要求的基础上)旋转阵列内的数据的存储方位以均衡(归一化、平衡、平分、均一化)与阵列内的不同存储器单元205相关联的耗损量。因此，在一些情况下，根据耗损均衡程序，用于微处理器270的操作代码和/或其它数据所在的物理方位可在阵列操作时随时间变化(旋转、改变)。
58.微处理器270可另外用以识别和存取存储于裸片200中的修复信息并且将修复信息编程到存储器裸片200的修复电路系统275中。举例来说，微处理器270可在启动或起动程序期间(例如，或在另一时间)存取和编程修复信息。作为一个实例，对应于有缺陷存储器单元的地址可从存储器阵列检索并编程到修复电路系统275，且修复电路系统275可被配置成将从主机装置接收的地址与有缺陷存储器单元地址进行比较。举例来说，修复电路系统275可包含可经微处理器270编程以存储修复信息的某一数量的锁存器，且修复电路系统275还可包含被配置成将与存取操作相关联的存储器地址(例如，从主机装置接收的存储器地址)和与修复信息相关联的有缺陷存储器地址进行比较的比较电路系统。如果修复电路系统275将接收到的存储器地址识别为有缺陷存储器地址，那么存储器裸片200(例如，本地存储器控制器265、行解码器225和/或列解码器230)可不同于与所接收到的存储器地址相关联的集合的一或多个存储器单元集合，例如一或多个冗余存储器单元而非一或多个有缺陷存储器单元。
59.图3说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的存储器裸片架构300的实例。存储器裸片架构300可包含存储器裸片305，其可为参考图1所描述的存储器裸片160或参考图2所描述的存储器裸片200的方面的实例。在一些实例中，存储器裸片305可为半导体(例如，硅)存储器裸片或如本文中所描述的任何其它类型的存储器装置的实例。
60.存储器裸片305可包含存储器阵列310，其可为参考图1所描述的存储器阵列170或参考图2所描述的阵列的方面的实例。存储器阵列310可为一些存储器单元(例如，一或多个
网格、一或多个组、一或多个拼片、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。在其中存储器阵列包含一或多个组的情况下，所述一或多个组中的每一个可包含一或多个子阵列。
61.存储器裸片305还可包含与存储器阵列310耦合的控制器315。控制器315可为参考图1所描述的装置存储器控制器155或本地存储器控制器165或参考图2所描述的本地存储器控制器265的方面的实例。控制器315可为可操作的以控制存储器阵列310的操作。举例来说，控制器315可为可操作的以响应于从存储器裸片305外部的来源(例如，主机装置105)接收的命令而存取一或多个存储器单元，并且在一些情况下，可表示存取组件。控制器315还可包含解码电路系统或与解码电路系统耦合，所述解码电路系统例如一或多个行解码器225、列解码器230或参考图2所描述的板驱动器235，或用于解码从存储器裸片305外部的来源接收的命令的命令解码器。
62.控制器315可与总线340耦合，控制器315可经由总线340从存储器裸片305外部的来源(例如，主机装置105)接收数据并且将数据发射到存储器裸片305外部的来源(例如，主机装置105)。总线340也可载送与数据相关联的命令(例如，存取命令)和地址信息。控制器315可为可操作的以将经由总线340接收到的数据存储于存储器阵列310的子集(例如，存储器阵列310内的存储器单元的子集)中。总线340可与包含在存储器裸片305中的一或多个衬垫335耦合。衬垫335可与可关联于参考图1所描述的通信信道115的任何数量的导电材料耦合(例如，经由引脚、球体、接合衬垫、接合线或任何其它类型的互连件，或其任何组合)，所述通信信道115包含dq信道190和ca信道186以及其它实例。
63.用于存储经由总线340接收到的数据的存储器阵列310的子集可与逻辑地址空间相关联，其中与数据相关联的命令可参考逻辑地址空间内的逻辑地址来识别命令或以其它方式使命令与对应数据相关联。举例来说，读取或写入命令可包含逻辑地址或以其它方式与逻辑地址相关联(例如，与逻辑地址并行地或以相对于逻辑地址的某一其它限定定时接收到)，且控制器315可基于所述逻辑地址识别存储器阵列310内的针对所述命令读取或写入数据的方位。存储器阵列310内的物理存储方位(例如，组、子阵列、行、列、存储器单元)可各自具有物理地址空间内的相应物理地址，且控制器315可维持和利用逻辑到物理(l2p)地址映射使逻辑地址与存储器阵列310内的物理地址相关。在一些情况下，逻辑地址可被替代地称作虚拟地址，且逻辑地址空间可被替代地称作虚拟地址空间。
64.在一些情况下，与存储器阵列310相关联的物理地址空间可大于与在总线340上交换的命令和数据相关联的逻辑地址空间(例如，主机装置105所使用的逻辑地址空间)。举例来说，存储器阵列310内的物理方位的第一子集可具有逻辑地址空间内存在的对应逻辑地址所针对的物理地址，使得存储器阵列310的物理方位的第一子集内的存储器单元可供存储器裸片305外部的装置(例如，主机装置105)存取并且可用于存储数据。
65.存储器阵列310内的物理方位的第二子集可具有逻辑地址空间内无对应逻辑地址存在所针对的物理地址，且存储器阵列310内的物理方位的此第二子集可能不可被存储器裸片305外部的装置(例如，主机装置105)存取。在一些情况下，物理方位的第二子集内的存储器单元可被配置成存储与存储器阵列310的一或多个有缺陷存储器地址(例如，存储器单元、行、组)相关联的修复信息。举例来说，存储器阵列310的可处于物理方位的第二子集内的部分345(例如，一或多个行)可专用于存储修复信息或被配置成存储修复信息。
66.在一些情况下，物理方位的第二子集还可包含用于替换存储器阵列310的一或多个有缺陷存储器单元的修复单元。举例来说，存储器阵列310的可处于物理方位的第二子集内的部分350(例如，一或多个行)可包含被配置成替换存储器阵列310内的物理方位的第一子集内的有缺陷存储器单元的冗余存储器单元(例如，冗余行)。
67.存储器裸片305还可包含微处理器320。在一些实例中，微处理器320可包含或可为中央处理单元(cpu)的实例。微处理器320可被配置成执行指令。用于微处理器320的可执行指令可被称为用于微处理器320的操作代码。在一些情况下，微处理器320可与rom 325耦合，其中rom 325可存储用于微处理器320的操作代码(例如，固件)。在一些情况下，存储器阵列310可另外或替代地存储所述微处理器320的操作代码中的一些或全部。微处理器320可执行操作代码或指令，例如以监测和管理(控制)存储器阵列310的各个操作性方面或存储器裸片305的其它方面。在一些情况下，微处理器可与衬垫335耦合并且可被配置成经由衬垫335与存储器裸片305外部的装置(例如，主机装置105)交换信号。
68.另外或替代地，微处理器可与控制器315耦合，如图3的实例中所示，且在一些情况下，微处理器320可直接与存储器阵列310耦合。举例来说，在本文中归属于控制器315的一或多个结构或功能可替代地包含在微处理器320中或由微处理器320执行，且在一些情况下，存储器裸片305可不具有控制器315。虽然在图3的实例中示出一个微处理器320，但应理解在一些情况下，存储器裸片305可包含多个微处理器320(例如，存储器阵列310的每一组一个裸片上微处理器320，或包含多个存储器阵列310的存储器裸片305的每一存储器阵列310一个裸片上微处理器320)。
69.如一般技术人员可了解，存储器裸片305内的微处理器320可支持多种功能。举例来说，微处理器320可被配置成从存储器阵列310中的物理方位的第二子集识别和读取(例如，存取)修复信息。在一些情况下，微处理器320还可以被配置成将修复信息写入到存储器阵列310，或存储器裸片305的另一组件可被配置成将修复信息写入到存储器阵列310。修复信息可与存储器阵列310的有缺陷存储器地址(例如，有缺陷存储器单元)相关联。举例来说，微处理器320可被配置成从存储器阵列310的部分345读取(例如，获得)修复信息，验证修复信息，并且将修复信息(例如，逐位)编程到修复电路系统330的一或多个组件中(例如，因此修复电路系统稍后可执行修复信息和与从外部装置(例如主机装置)接收的命令和数据相关联的地址之间的实时比较)。在一些情况下，微处理器320可在存储器装置的起动期间(例如，作为启动程序或启动事件的部分)存取和编程修复信息。在一些情况下，修复信息的多个副本可存储于存储器阵列310中(例如，在信息失效的情况下用于冗余)。微处理器320可与修复电路系统330耦合以便执行本文所描述的功能中的一或多个。如由图3说明，修复电路系统330还可与控制器315耦合。
70.验证修复信息(例如，在修复信息编程到修复电路系统330之前通过微处理器320)可包含验证循环冗余校验(crc)或与修复信息相关联的其它类型的错误检查码(ecc)。举例来说，修复信息可与crc或其它类型的ecc相关联地存储于存储器阵列310中。如果微处理器320基于所述验证识别一或多个错误，那么微处理器320可尝试校正所述一或多个错误并且将经校正修复信息编程到修复电路系统330中(例如，在ecc支持的程度上)。
71.修复电路系统330可将修复信息与从外部装置(例如，经由来自主机装置的命令)接收的信息进行比较。举例来说，修复信息可包含存储器阵列310的有缺陷(例如，不可用
于、不适合于存储器存储)的存储器单元的一或多个存储器地址，且修复电路系统330可被配置成将一或多个有缺陷存储器地址与从外部源(例如，经由命令)接收的地址进行比较。如果所接收到的地址不匹配一或多个有缺陷存储器地址中的任一个，那么修复电路系统330可被配置成向控制器315或向微处理器320指示不具有匹配(或不指示匹配)，且控制器315或微处理器320可存取存储器阵列310内的(例如，来自物理方位的第一子集)与所接收到的地址相关联的未经修复存储器单元。然而，如果所接收到的地址匹配所述一或多个有缺陷存储器地址中的一个，那么修复电路系统330可被配置成向控制器315或向微处理器320指示匹配，且控制器315或微处理器320可替代地存取已经被配置成替换与所接收到的地址相关联但被识别为有缺陷的存储器单元的一或多个冗余存储器单元(例如，来自部分350)。
72.举例来说，经由命令或操作接收到的逻辑地址可在某一第一时间与具有物理地址空间内的第一物理地址的一或多个存储器单元的第一集相关联。然而，一或多个存储器单元的第一集可在某一第二时间已被识别为有缺陷，且因此具有物理地址空间内的第二物理地址的一或多个存储器单元的第二集(例如，部分350内的一或多个存储器单元的第二集)可能已被配置成替换一或多个存储器单元的第一集。所接收到的逻辑地址可映射到第一物理地址(例如，经由l2p映射)且有缺陷单元的第一物理地址可传送到修复电路系统330。修复电路系统330可被配置成例如通过将第一物理地址与包含在修复信息中且因此已通过微处理器320先前编程到修复电路系统330的一或多个存储器地址进行比较来确定第一物理地址(且因此命令或操作)与有缺陷存储器单元集相关联。
73.当经由总线340接收到的命令或操作与有缺陷存储器单元集相关联时，修复电路系统330可被配置成致使存取一或多个替换(例如，冗余)存储器单元(例如，处于部分350内)而非有缺陷存储器单元集。在一些情况下，修复电路系统330可确定替换存储器单元的地址，所述地址可被称为修复地址，并且向控制器315或微处理器320指示所述修复地址。在一些情况下，修复电路系统330可向控制器315或微处理器320指示与有缺陷存储器单元集相关联的命令或操作(例如，指示如本文中其它处所描述的匹配)，且控制器315或微处理器320可基于来自修复电路系统330的指示(例如，结合所接收到的地址)确定修复地址。
74.在一些情况下，修复地址可为被配置成替换一或多个有缺陷存储器单元的一或多个存储器单元的物理地址(例如，存储器单元地址、存储器行地址，或用于存储器阵列310的物理地址空间内的其它地址)。举例来说，修复地址可用于存储器阵列310的部分350内的一或多个存储器单元。在一些情况下，修复电路系统330和控制器315和/或微处理器320可被配置成将来自经修复存储器单元的数据重定位到对应替换存储器单元。
75.在一些情况下，可在制作期间或作为制作后测试(例如，预部署测试)的部分识别一或多个有缺陷存储器单元。在这类情况下，用于一或多个有缺陷存储器单元的对应修复信息(例如，地址)可预加载到存储器阵列310的部分345中。举例来说，一或多个识别的有缺陷存储器地址可存储于存储器阵列310的部分345中。
76.微处理器320可另外被配置成执行对存储于部分345中的修复信息的现场更新或改变。举例来说，微处理器320可存取修复电路系统330、修复信息以及关于存储器阵列310内的失效的信息。微处理器320可分析修复电路系统330、修复信息和/或阵列失效信息，并且可基于所述分析确定经更新的或新的修复信息(例如，可确定一或多个新的有缺陷存储
器地址)。微处理器320可例如用途与存储器阵列310相关联的机载ecc检测一或多个存储器单元错误并且可基于所检测到的存储器单元错误更新修复信息(例如，ecc检测可触发修复信息的更新)。举例来说，微处理器可识别针对存储器阵列310的存储器地址(例如，存储器单元)检测到的ecc错误的数量(例如，在一段时间内)满足错误阈值数量并且可更新修复信息以反映存储器地址有缺陷。微处理器320可使用存储器阵列310的部分345将任何经更新修复信息编程到存储器阵列310。
77.在一些情况下，微处理器320可被配置成对存储器阵列310或其部分(例如，对存储器阵列310的一或多个单元)执行测试，以便识别新修复信息。举例来说，微处理器320可通过对存储器阵列310执行存取操作(例如，使用存取组件，例如控制器315)并且更改存取操作的一或多个参数(例如，经由存取组件)，对存储器阵列310或其部分执行应力测试，所述参数例如一或多个电压或定时变化。此类参数的更改可增加在存取操作期间存储器阵列310的存储器单元上出现错误的可能性，其中所述可能性在存储器单元更接近失效或正变得有缺陷的情况下(例如，在存储器单元是“弱”存储器单元的情况下)可较高。如果参数中的一或多个在存取操作期间落在错误容限外部，或如果在存取操作期间针对经更改参数检测到错误，那么微处理器320可将相关联存储器单元识别为弱存储器单元。在一些情况下，微处理器320可在存储器阵列310刷新时间间隔期间(例如，在经分配用于刷新存储器阵列310内的一些或所有存储器单元的时间段期间)、在用于存储器阵列310的维护时间间隔(例如，经分配用于各种维护或管理功能的周期性的或者复现性时间段)期间，或者当存储器阵列310处于空闲或备用模式或不可用于被主机装置105存取时，对存储器阵列310执行此类测试。
78.执行此类测试可支持通过微处理器320对存储器阵列310的更接近失效或正变得有缺陷的一或多个存储器单元的识别(例如，可支持一或多个弱存储器单元的识别)。基于一或多个弱存储器单元的识别，微处理器320可将修复信息更新为包含一或多个弱存储器单元且在一些情况下，包含用于修复一或多个弱存储器单元的一或多个存储器单元。
79.在一些情况下，外部源(例如，主机装置，例如计算机或超级计算机)可检测一或多个弱存储器单元或一或多个有缺陷存储器单元并且可向微处理器320通知此类有缺陷存储器单元(例如，经由衬垫335和总线340)。主机装置(例如超级计算机或其它与微处理器320相比具有更强大处理能力的装置)可例如使用芯片猎杀特征、较高层级ecc、多个信息冗余模式等检测一或多个弱存储器单元或一或多个有缺陷存储器单元。在从外部源接收到一或多个弱存储器单元或一或多个有缺陷存储器单元的通知之后，微处理器320可更新存储在存储器阵列310内的修复信息，如本文中所描述。举例来说，微处理器320可将修复信息更新为包含一或多个弱存储器单元或一或多个有缺陷存储器单元，以及在一些情况下，对应修复单元。
80.如本文所描述，修复信息可与其它数据(例如，接收到的与来自存储器裸片305外部的装置的命令相关联的数据，例如经由总线340接收到的数据)一起存储于存储器阵列310中。修复信息可至少在可操作l2p地址映射下存储到存储器阵列310内的物理方位，例如存储器阵列310的部分345，所述物理方位在用于用户数据(例如，与总线340相关联)的逻辑地址空间外部。举例来说，修复信息可存储在与用于存储器阵列310的耗损均衡程序相关联的一或多个跳行内(例如，一或多个跳行可包含在存储器阵列310的部分345中)。
81.将修复信息存储于存储器阵列310中以使得修复信息可被微处理器320存取，此操作可产生一或多个优点。举例来说，如本文中参考图4所描述，将修复信息存储于存储器阵列310中可减小修复电路系统330和存储器装置的占据空间。另外，将修复信息存储于存储器阵列310处可支持修复信息的现场修改，这可增加存储器装置的可靠性、准确度和整体处理速度。所属领域的普通技术人员可了解额外益处。因为存储器阵列310和微处理器320均被制造为包含在同一存储器裸片305中，所以一或多种制造工艺(例如，步骤)或结构可为存储器阵列310和微处理器320共用的，这可提供制造效率、性能益处或其任何组合。举例来说，可并行地制造和处理(例如，图案化)一或多种金属层以在存储器阵列310和微处理器320两者内的存储器裸片305的同一层处产生电极。
82.图4说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的修复电路系统400的实例。修复电路系统400可表示如本文例如参考图3所描述的修复电路系统330的实例。修复电路系统400可包含在存储器装置的存储器裸片上，其可为参考图1所描述的存储器裸片160、参考图2所描述的存储器裸片200或参考图3所描述的存储器裸片305的方面的实例。修复电路系统400可与控制器耦合或包含于控制器内，所述控制器例如参考图1所描述的装置存储器控制器155或本地存储器控制器165、参考图2所描述的本地存储器控制器265或参考图3所描述的控制器315。
83.修复电路系统400可与存储器阵列耦合(例如，经由控制器或微处理器)，所述存储器阵列可为参考图1所描述的存储器阵列170、参考图2所描述的阵列或参考图3所描述的存储器阵列310的方面的实例。修复电路系统400也可与微处理器耦合，所述微处理器例如参考图3所描述的微处理器320。微处理器可被配置成从存储器阵列获得和读取(例如，存取)可与存储器阵列的一或多个有缺陷存储器单元相关联的修复信息。举例来说，修复信息可为或包含一或多个有缺陷存储器单元的地址。微处理器可被配置成从存储器阵列读取修复信息并且将修复信息(例如，逐位)编程到修复电路系统400中。
84.举例来说，对于识别为有缺陷的每一存储器单元，微处理器可将对应地址(例如，对应物理地址)编程到修复电路系统400中。对应地址可被称为修复地址，且每一修复位425(修复地址内的位)可编程到修复电路系统400的相应锁存器/比较电路405中。每一锁存器/比较电路405可包含锁存器430，微处理器可将修复位425编程到所述锁存器430中。每一锁存器/比较电路405还可包含比较电路435(例如，异或(xor)电路)，其可将经锁存修复位425与来自外部源的地址位420(例如，对应于从主机装置接收的存取地址)进行比较。锁存器/比较电路405可输出指示比较结果(例如，来自比较电路435)的信号，因此所述信号可指示修复位425是否匹配地址位420。举例来说，如果修复位425匹配地址位420，那么锁存器/比较电路405可输出具有第一逻辑值的信号，且如果修复位425不匹配地址位420，那么锁存器/比较电路405可输出具有第二逻辑值的信号。
85.地址位420可与从外部源接收的命令相关联，其中所述命令可包含具有多个地址位的地址(例如，且在一些情况下，所述命令可包含具有多个地址位的多个地址)。举例来说，命令可包含具有一数量的位(例如，15位)的列地址或行地址。接收到的地址(例如，接收到的逻辑地址，或例如经由l2p映射与接收到的逻辑地址相关联的物理地址)的地址位420可个别地编程到相应锁存器430中，使得一个地址可与修复电路系统400的锁存器/比较电路405的子集相关联。锁存器/比较电路405的输出因而可对应于针对接收到的地址的一个
位的比较结果，且锁存器/比较电路405的子集(例如，多个锁存器/比较电路405)的输出可对应于针对所接收到的地址的比较结果集。可使用相应地址比较电路410比较或以其它方式评估锁存器/比较电路405的子集的输出。
86.地址比较电路410可包含多个锁存器/比较电路405(例如，锁存器/比较电路405的子集)并且可例如使用地址匹配指示符电路440(例如，and电路)比较或以其它方式评估锁存器/比较电路405中的每一个的输出。地址比较电路410可输出评估结果(例如，来自地址匹配指示符电路440)，其可指示缺陷地址是否匹配所接收到的地址。举例来说，如果相应缺陷地址位420中的任一个不匹配相应地址位420，那么地址比较电路410可输出负结果(例如，具有第一逻辑值的信号)，且如果每一相应修复位425匹配相应地址位420，那么比较电路410可输出正结果(例如，具有第二逻辑值的信号)。
87.如由修复系统415说明，可使用相应地址比较电路410比较来自对应锁存器/比较电路405的输出(例如，锁存器输出445)，所述地址比较电路410可各自产生相应地址输出450。基于相应地址比较电路410的地址输出450，存储器装置可存取与修复地址对应的一或多个替换存储器单元，例如以便执行接收到的命令。
88.如果地址输出450指示所接收到的地址匹配有缺陷存储器地址(例如，如果地址输出450指示匹配或值
‘1’
)，那么存储器装置可存取或激活一或多个与修复地址相关联的替换存储器单元(例如，替换行)而非与所接收到的地址相关联的一或多个有缺陷存储器单元。如果地址输出450指示所接收到的地址不匹配有缺陷存储器地址(例如，如果地址输出450指示无匹配或值
‘0’
)，那么存储器装置可存取或激活与所接收到的地址相关联并且先前未被识别为有缺陷的存储器单元。
89.修复电路系统400可包含任何数量的地址比较电路410，其可各自被配置成将接收到的地址与相应有缺陷存储器地址进行比较。举例来说，存储器装置可包含用于存储器阵列内的存储器的每一行的一个地址比较电路410。在一些情况下，通过微处理器将修复信息编程到如本文中所描述的修复电路系统400中可减小相关联存储器装置的占据空间。举例来说，将修复信息编程到修复电路系统中可消除或减少包含在修复电路系统400中的修复信息的经硬译码位的数量，所述经硬译码位可各自例如表示一或多个熔丝或反熔丝。此类经硬译码信息和相关联电路系统可相对大的，使得减少硬译码信息的量可减小装置占据空间。
90.虽然图4说明用于处理来自微处理器的修复信息的修复电路系统400的一个实例，但应理解，在不脱离本公开的范围的情况下，本文所描述的微处理器可将修复信息编程到修复电路系统的任何配置中。举例来说，微处理器可将修复信息编程到包含修复电路系统400的一或多个方面的修复电路系统或与修复电路系统400的方面无关联的修复电路系统中。在一些情况下，在不脱离本公开的范围的情况下，微处理器可将修复信息编程到存储器裸片或存储器装置的控制器或其它电路系统中。
91.图5示出根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的存储器装置505的框图500。存储器装置505可为参考图1-4所描述的存储器装置的方面的实例。存储器装置505可包含信息存储组件510、信息识别组件515、信息编程组件520、测试组件525、存储器修复组件530和启动组件535，其中的一些或全部可包含于如本文中所描述的微处理器内。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
92.信息存储组件510可致使存储器装置505将用于修复存储器阵列的缺陷的信息存储于存储器阵列内。举例来说，信息存储组件510可致使存储器装置505将用于修复存储器阵列的缺陷的信息写入到存储器阵列。在一些实例中，信息存储组件510可致使存储器装置505将用于修复存储器阵列的第二缺陷的新信息存储于存储器阵列内。在一些实例中，信息存储组件510可致使存储器装置505将用于修复存储器阵列的缺陷的信息的第二副本存储于存储器阵列内。
93.信息识别组件515可通过与存储器阵列处于同一裸片上的微处理器识别用于修复与存储器阵列相关联的缺陷的信息。举例来说，信息识别组件515可致使存储器装置505通过与存储器阵列处于同一裸片上的微处理器从存储器阵列读取用于修复存储器阵列的缺陷的信息。在一些实例中，信息识别组件515可通过微处理器在将用于修复缺陷的信息编程到锁存器集之后识别用于修复存储器阵列的第二缺陷的新信息。在一些实例中，信息识别组件515可通过微处理器接收来自主机装置的对存储器阵列的存储器单元有缺陷的指示，其中识别用于修复第二缺陷的新信息是基于所述指示，且其中用于修复第二缺陷的新信息包含与存储器单元相关联的地址。
94.信息编程组件520可通过微处理器将用于修复存储器阵列的缺陷的信息编程到与存储器阵列耦合并且与存储器阵列处于同一裸片上的锁存器集。在一些实例中，信息编程组件520可将用于修复第二缺陷的新信息编程到锁存器集。在一些实例中，信息编程组件520可通过微处理器检查与用于修复缺陷的信息相关联的错误，其中将用于修复缺陷的信息编程到锁存器集是基于检查错误。
95.测试组件525可致使存储器装置505修改与针对存储器阵列的存储器单元的存取操作相关联的电压或定时参数。在一些实例中，测试组件525可致使存储器装置505使用经修改电压或定时参数存取存储器单元。在一些实例中，测试组件525可识别与所述存取相关联的错误，其中用于修复第二缺陷的新信息包含与存储器单元相关联的地址。在一些实例中，测试组件525或存储器装置505的另一组件可对从存储器阵列的存储器单元获得的数据执行错误检查。在一些实例中，测试组件525可基于错误检查确定与存储器单元相关联的错误数量满足阈值。在一些实例中，测试组件525可基于错误数量确定存储器单元有缺陷，其中用于修复第二缺陷的新信息包含与存储器单元相关联的地址。
96.存储器修复组件530可在用于修复缺陷的信息编程到锁存器集之后，接收与用于存储器阵列的一或多个存储器单元的存取命令相关联的地址。在一些实例中，存储器修复组件530可将所接收到的地址与编程到锁存器集的信息进行比较，其中用于修复缺陷的信息包含存储器阵列的一或多个有缺陷存储器单元的地址。
97.在一些实例中，存储器修复组件530可基于所述比较，确定所接收到的地址和编程到锁存器集的信息之间的匹配。在一些实例中，存储器修复组件530可致使存储器装置505基于所述匹配激活被配置成替换一或多个存储器单元的第一集的一或多个存储器单元的第二集，其中一或多个存储器单元的第一集对应于所接收到的地址。在一些实例中，存储器修复组件530可基于所述比较确定所接收到的地址和编程到锁存器集的信息之间的失配。在一些实例中，存储器修复组件530可致使存储器装置505基于所述失配激活与所接收到的地址对应的一或多个存储器单元的第一集。
98.在一些实例中，启动组件535可通过微处理器执行用于裸片的启动程序，其中识别
和编程操作是基于启动程序。
99.图6示出说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的一或多种方法600的流程图。可由如本文中所描述的存储器装置或其组件实施方法600的操作。举例来说，可由参考图5所描述的存储器装置执行方法600的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
100.在605处，存储器装置可将用于修复存储器阵列的缺陷的信息存储于存储器阵列内。举例来说，存储器装置可将用于修复存储器阵列的缺陷的信息写入到存储器阵列。可根据参考图3和4所描述的方法执行605的操作。在一些实例中，可由参考图5所描述的信息存储组件执行605的操作的方面。
101.在610处，存储器装置可通过与存储器阵列处于同一裸片上的微处理器识别用于修复与存储器阵列相关联的缺陷的信息。举例来说，存储器装置可通过与存储器阵列处于同一裸片上的微处理器从存储器阵列读取用于修复存储器阵列的缺陷的信息。可根据参考图3和4所描述的方法执行610的操作。在一些实例中，可由参考图5所描述的信息识别组件执行610的操作的方面。
102.在615处，存储器装置可通过微处理器将用于修复存储器阵列的缺陷的信息编程到与存储器阵列耦合并且与存储器阵列处于同一裸片上的锁存器集。可根据参考图3和4所描述的方法执行615的操作。在一些实例中，可由参考图5所描述的信息编程组件执行615的操作的方面。
103.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法600。所述设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：将用于修复所述存储器阵列的缺陷的信息存储于存储器阵列内(例如，将用于修复所述存储器阵列的缺陷的信息写入到所述存储器阵列)；通过与所述存储器阵列处于同一裸片上的微处理器识别用于修复与所述存储器阵列相关联的所述缺陷的所述信息(例如，通过与所述存储器阵列处于同一裸片上的微处理器从所述存储器阵列读取用于修复所述存储器阵列的缺陷的信息)；和通过所述微处理器将用于修复所述存储器阵列的所述缺陷的所述信息编程到与所述存储器阵列耦合并且与所述存储器阵列处于所述同一裸片上的锁存器集。
104.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：通过所述微处理器在将用于修复所述缺陷的所述信息编程到所述锁存器集之后识别用于修复所述存储器阵列的第二缺陷的新信息；将用于修复所述存储器阵列的所述第二缺陷的所述新信息存储于所述存储器阵列内；和将用于修复所述第二缺陷的所述新信息编程到所述锁存器集。
105.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：修改与用于所述存储器阵列的存储器单元的存取操作相关联的电压或定时参数；使用所述经修改电压或定时参数存取所述存储器单元；和识别与所述存取相关联的错误，其中用于修复所述第二缺陷的所述新信息包含与所述存储器单元相关联的地址。
106.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：对从所述存储器阵列的存储器单元获得的数据执行错误检查；基于所述错误
检查，确定与所述存储器单元相关联的错误数量满足阈值；和基于所述错误数量确定所述存储器单元可有缺陷，其中用于修复所述第二缺陷的所述新信息包含与所述存储器单元相关联的地址。
107.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：通过所述微处理器从主机装置接收对所述存储器阵列的存储器单元可有缺陷的指示，其中识别用于修复所述第二缺陷的所述新信息可基于所述指示，且其中用于修复所述第二缺陷的所述新信息包含与所述存储器单元相关联的地址。
108.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：通过所述微处理器检查与用于修复所述缺陷的所述信息相关联的错误，其中将用于修复所述缺陷的所述信息编程到所述锁存器集可基于所述检查错误。
109.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在将用于修复所述缺陷的所述信息编程到所述锁存器集之后，接收与用于所述存储器阵列的一或多个存储器单元的存取命令相关联的地址；和将所述所接收的地址与编程到所述锁存器集的所述信息进行比较，其中用于修复所述缺陷的所述信息包含所述存储器阵列的一或多个有缺陷存储器单元的地址。
110.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较，确定所述所接收的地址和编程到所述锁存器集的所述信息之间的匹配；和基于所述匹配，激活被配置成替换一或多个存储器单元的第一集的一或多个存储器单元的第二集，其中所述一或多个存储器单元的第一集对应于所述所接收的地址。
111.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较，确定所述所接收的地址和编程到所述锁存器集的所述信息之间的失配；和基于所述失配，激活与所述所接收的地址对应的一或多个存储器单元的第一集。
112.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：通过所述微处理器执行用于所述裸片的启动程序，其中所述识别和编程可基于所述启动程序。
113.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：将用于修复所述存储器阵列的所述缺陷的所述信息的第二副本存储于所述存储器阵列内。
114.图7示出说明根据本文所公开的实例的支持用于存储器阵列的可修改性修复解决方案的一或多种方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图5所描述的存储器装置执行方法700的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
115.在705处，存储器装置可将用于修复存储器阵列的缺陷的信息存储于存储器阵列内。举例来说，存储器装置可将用于修复存储器阵列的缺陷的信息写入到存储器阵列。可根据参考图3和4所描述的方法执行705的操作。在一些实例中，可由参考图5所描述的信息存储组件执行705的操作的方面。
116.在710处，存储器装置可通过与存储器阵列处于同一裸片上的微处理器识别用于
修复与存储器阵列相关联的缺陷的信息。举例来说，存储器装置可通过与存储器阵列处于同一裸片上的微处理器从存储器阵列读取用于修复存储器阵列的缺陷的信息。可根据参考图3和4所描述的方法执行710的操作。在一些实例中，可由参考图5所描述的信息识别组件执行710的操作的方面。
117.在715处，存储器装置可通过微处理器将用于修复存储器阵列的缺陷的信息编程到与存储器阵列耦合并且与存储器阵列处于同一裸片上的锁存器集。可根据参考图3和4所描述的方法执行715的操作。在一些实例中，可由参考图5所描述的信息编程组件执行715的操作的方面。
118.在720处，存储器装置可通过微处理器在将用于修复缺陷的信息编程到锁存器集之后识别用于修复存储器阵列的第二缺陷的新信息。可根据参考图3所描述的方法执行720的操作。在一些实例中，可由参考图5所描述的信息识别组件执行720的操作的方面。
119.在725处，存储器装置可将用于修复存储器阵列的第二缺陷的新信息存储于存储器阵列内。可根据参考图3所描述的方法执行725的操作。在一些实例中，可由参考图5所描述的信息识别组件执行725的操作的方面。
120.在730处，存储器装置可将用于修复第二缺陷的新信息编程到锁存器集。可根据参考图3和4所描述的方法执行730的操作。在一些实例中，可由参考图5所描述的信息编程组件执行730的操作的方面。
121.应注意，本文所描述的方法是可能的实施方案，且操作和步骤可以重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。
122.描述了一种设备。所述设备可包含半导体裸片。所述半导体裸片可包含存储器阵列；锁存器集，其与所述存储器阵列耦合；和微处理器，其与所述存储器阵列和所述锁存器集耦合。所述微处理器可被配置成从所述存储器阵列获得与所述存储器阵列内的缺陷相关联的信息；和将所述信息编程到所述锁存器集。
123.在一些实例中，所述微处理器可被进一步配置成在将所述信息编程到所述锁存器集之后，识别与所述存储器阵列内的第二缺陷相关联的新信息；将所述新信息存储于所述存储器阵列内；和将所述新信息编程到所述锁存器集。
124.在一些实例中，所述半导体裸片可另外包含存取组件，其被配置成存取所述存储器阵列的存储器单元。所述微处理器可被配置成通过所述存取组件修改与存取操作相关联的电压或定时参数；和至少部分地基于所述存取操作识别与所述第二缺陷相关联的所述新信息。
125.在一些实例中，所述半导体裸片可另外包含错误校正组件，其被配置成对从所述存储器阵列读取的数据执行错误检查。所述微处理器可被进一步配置成基于所述错误校正组件识别的一或多个错误而识别与所述第二缺陷相关联的所述新信息。
126.在一些实例中，与所述缺陷相关联的所述信息可包含所述存储器阵列的一或多个有缺陷存储器单元的地址；所述半导体裸片可另外包含与所述锁存器集耦合的比较电路，所述比较电路被配置成执行与用于所述存储器阵列的一或多个存储器单元的存取命令相关联的地址和编程到所述锁存器集的所述信息的比较；所述存储器阵列可包含第一存储器单元集和第二存储器单元集，所述第二存储器单元集被配置成替换所述第一集内的可被识
别为有缺陷的存储器单元；且所述半导体裸片可另外包含与所述比较电路耦合且被配置成基于所述存取命令和所述比较来存取所述第二集的一或多个存储器单元的存取组件。
127.在一些实例中，所述半导体裸片可另外包含一或多个引脚、球体或接合衬垫，其可与所述半导体裸片外部的来源耦合。所述存储器阵列可与物理地址空间和用于从所述半导体裸片外部的所述来源接收的数据的逻辑地址空间相关联，且所述物理地址空间可大于所述逻辑地址空间。所述微处理器可被配置成从可处于所述逻辑地址空间外部的存储器单元集获得与所述缺陷相关联的所述信息。
128.描述了一种设备。所述设备可包含存储器阵列，其处于裸片上；锁存器集，其处于所述裸片上且被配置成将存储器单元的一或多个地址存储于所述存储器阵列内；第一电路系统，其处于所述裸片上且被配置成指示第一地址和所述锁存器集所存储的地址之间的匹配，所述第一地址与用于所述存储器阵列的存取命令相关联；第二电路系统，其处于所述裸片上且被配置成基于所述第一地址和所述锁存器集所存储的所述地址之间的所述匹配，响应于所述存取命令而存取具有第二地址的一或多个存储器单元；和微处理器，其处于所述裸片上。所述微处理器可被配置成从所述存储器阵列获得所述一或多个地址；和将所述一或多个地址写入到所述锁存器集。
129.在一些实例中，所述微处理器可被进一步配置成在将所述一或多个地址写入到所述锁存器集之后，识别与所述存储器阵列内的存储器单元相关联的缺陷；和将所述存储器单元的地址写入到所述锁存器集。
130.在一些实例中，所述存储器阵列可包含非易失性(例如，铁电)存储器单元；且所述微处理器可被配置成基于与所述存储器阵列相关联的启动事件而获得和写入所述一或多个地址。
131.可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
132.术语“电子通信”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
133.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
134.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间
存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
135.如本文所使用，术语“电极”可指电导体，且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含迹线、导线、导电线、导电层等，其提供存储器阵列的元件或组件之间的导电路径。
136.本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sos)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
137.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载流子为电子)，那么fet可被称为n型fet。如果沟道是p型的(即，大部分载流子为电洞)，那么fet可被称为p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
138.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
139.在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
140.可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
141.结合本文中的公开内容所描述的各种说明性块和模块可使用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它此配置)。
142.本文中所描述的技术可在硬件、通过处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
143.计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
144.提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。